source: trunk/platforms/tsar_generic_iob/top.cpp @ 1051

Last change on this file since 1051 was 1051, checked in by alain, 7 years ago

Replace the vci_mwmr_dma hardware component by the vci_multi_dma component.
File size: 83.0 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013 / updated march 2015
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an external IO network
9// emulating a PCI or Hypertransport I/O bus to access 7 external peripherals:
10//
11// - BROM : boot ROM
12// - FBUF : Frame Buffer
13// - MTTY : multi TTY (one channel)
14// - MNIC : Network controller (up to 4 channels)
15// - DISK : Block device controler (BDV / HBA / SDC)
16// - IOPI : HWI to SWI translator.
17//
18// This I/0 bus is connected to internal address space through two IOB bridges
19// located in cluster[0][0] and cluster[X_SIZE-1][Y_SIZE-1].
20//
21// The internal physical address space is 40 bits, and the cluster index
22// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
23// Y is encoded on 4 bits, whatever the actual mesh size.
24// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
25//
26// It contains 3 networks:
27//
28// 1) the "INT" network supports Read/Write transactions
29//    between processors and L2 caches or peripherals.
30//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
31//    It supports also coherence transactions between L1 & L2 caches.
32// 3) the "RAM" network emulates the 3D network between L2 caches
33//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
34//    the two IO bridges and the physical RAMs disributed in all clusters.
35//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
36// 4) the IOX network connects the two IO bridge components to the
37//    7 external peripheral controllers.
38//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
39//
40// The external peripherals HWI IRQs are translated to WTI IRQs by the
41// external IOPIC component, that must be configured by the OS to route
42// these WTI IRQS to one or several internal XICU components.
43// - IOPIC HWI[3:0]     connected to IRQ_NIC_RX[3:0]
44// - IOPIC HWI[7:4]     connected to IRQ_NIC_TX[3:0]
45// - IOPIC HWI[12]      connected to IRQ_IOC
46// - IOPIC HWI[31:16]   connected to IRQ_TTY_RX[15:0]
47//
48// Each cluster contains the following component:
49// - From 1 to 8 MIP32 processors
50// - One L2 cache controller
51// - One XICU component,
52// - One multi channels DMA controler (number of channels is defined by nprocs)
53// The XICU component is mainly used to handle WTI IRQs, as at most
54// (nprocs + 1) HWI IRQs are connected to XICU in each cluster:
55// - IRQ_IN[0]            : MMC
56// - IRQ_IN[1 to nprocs]  : DMA
57//
58// All clusters are identical, but cluster(0,0) and cluster(XMAX-1,YMAX-1)
59// contain an extra IO bridge component and two DSPIN local-xbar to multiplex
60// the MEMC and IOB access to RAM network. These IOB0 & IOB1 components are
61// connected to the three networks (INT, RAM, IOX).
62//
63// - It uses two dspin_local_crossbar per cluster to implement the
64//   local interconnect correponding to the INT network.
65// - It uses three dspin_local_crossbar per cluster to implement the
66//   local interconnect correponding to the coherence INT network.
67// - It uses two virtual_dspin_router per cluster to implement
68//   the INT network (routing both the direct and coherence trafic).
69// - It uses two dspin_router per cluster to implement the RAM network.
70// - It uses the vci_cc_vcache_wrapper.
71// - It uses the vci_mem_cache.
72// - It contains one vci_xicu and one vci_multi_dma per cluster.
73// - It contains one vci_simple ram per cluster to model the L3 cache.
74//
75// The TsarIobCluster component is defined in files
76// tsar_iob_cluster.* (with * = cpp, h, sd)
77//
78// The main hardware parameters must be defined in the hard_config.h file :
79// - X_WIDTH          : number of bits for x cluster coordinate
80// - Y_WIDTH          : number of bits for y cluster coordinate
81// - P_WIDTH          : number of bits for local processor coordinate
82// - X_SIZE           : number of clusters in a row
83// - Y_SIZE           : number of clusters in a column
84// - NB_PROCS_MAX     : number of processors per cluster (up to 8)
85// - NB_DMA_CHANNELS  : number of DMA channels per cluster    (>= NB_PROCS_MAX)
86// - NB_TXT_CHANNELS  : number of TTY channels in I/O network (up to 16)
87// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 4)
88// - FBUF_X_SIZE      : width of frame buffer (pixels)
89// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
90// - ICU_NB_HWI       : number of ICU HWIs (>= NB_PROCS_MAX + 1)
91// - ICU_NB_PTI       : number of ICU PTIs (>= NB_PROCS_MAX)
92// - ICU_NB_WTI       : number of ICU WTIs (>= 4*NB_PROCS_MAX)
93// - ICU_NB_OUT       : number of ICU output IRQs (>= 4*NB_PROCS_MAX)
94// - USE_IOC_XYZ      : IOC type (XYZ in HBA / BDV / SDC)
95//
96// Some other hardware parameters must be defined in this top.cpp file:
97// - XRAM_LATENCY     : external ram latency
98// - MEMC_WAYS        : L2 cache number of ways
99// - MEMC_SETS        : L2 cache number of sets
100// - L1_IWAYS
101// - L1_ISETS
102// - L1_DWAYS
103// - L1_DSETS
104// - DISK_IMAGE_NAME  : file pathname for block device
105//
106// General policy for 40 bits physical address decoding:
107// All physical segments base addresses are multiple of 1 Mbytes
108// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
109// The (x_width + y_width) MSB bits (left aligned) define
110// the cluster index, and the LADR bits define the local index:
111//      |X_ID|Y_ID|  LADR  |     OFFSET          |
112//      |  4 |  4 |   8    |       24            |
113//
114// General policy for 14 bits SRCID decoding:
115// Each component is identified by (x_id, y_id, l_id) tuple.
116//      |X_ID|Y_ID| L_ID |
117//      |  4 |  4 |  6   |
118//
119// The NIC controler has one VCI target port, and one VCI initiator port,
120// but it uses two different LOCAL_SRCID values to distinguish TX and TX
121// transactions, because there is not enough bits in 4 bits TRDID field.
122/////////////////////////////////////////////////////////////////////////
123
124#include <systemc>
125#include <sys/time.h>
126#include <iostream>
127#include <sstream>
128#include <cstdlib>
129#include <cstdarg>
130#include <stdint.h>
131
132#include "gdbserver.h"
133#include "mapping_table.h"
134
135#include "tsar_iob_cluster.h"
136#include "vci_chbuf_dma.h"
137#include "vci_multi_tty.h"
138#include "vci_master_nic.h"
139#include "vci_simple_rom.h"
140#include "vci_multi_ahci.h"
141#include "vci_block_device_tsar.h"
142#include "vci_ahci_sdc.h"
143#include "sd_card.h"
144#include "vci_framebuffer.h"
145#include "vci_iox_network.h"
146#include "vci_iopic.h"
147
148#include "alloc_elems.h"
149
150
151//////////////////////////////////////////////////////////////////
152//      Virtual disk selection => OS selection
153//////////////////////////////////////////////////////////////////
154
155#define USE_ALMOS 1
156#define USE_GIET  0
157
158#if ( USE_ALMOS + USE_GIET != 1 )
159#error  "OS UNDEFINED"
160#endif
161
162#if USE_ALMOS
163#define DISK_IMAGE_NAME       "almos_virt_hdd.dmg"
164#endif
165
166#if USE_GIET
167#define DISK_IMAGE_NAME       "giet_virt_hdd.dmg"
168#endif
169//////////////////////////////////////////////////////////////////
170//        Parallelisation
171//////////////////////////////////////////////////////////////////
172
173#if USE_OPENMP
174#include <omp.h>
175#endif
176
177//////////////////////////////////////////////////////////////////
178//          DSPIN parameters
179//////////////////////////////////////////////////////////////////
180
181#define dspin_int_cmd_width   39
182#define dspin_int_rsp_width   32
183
184#define dspin_ram_cmd_width   64
185#define dspin_ram_rsp_width   64
186
187//////////////////////////////////////////////////////////////////
188//         VCI fields width  for the 3 VCI networks
189//////////////////////////////////////////////////////////////////
190
191#define vci_cell_width_int    4
192#define vci_cell_width_ext    8
193
194#define vci_plen_width        8
195#define vci_address_width     40
196#define vci_rerror_width      1
197#define vci_clen_width        1
198#define vci_rflag_width       1
199#define vci_srcid_width       14
200#define vci_pktid_width       4
201#define vci_trdid_width       4
202#define vci_wrplen_width      1
203
204////////////////////////////////////////////////////////////
205//    Main Hardware Parameters values
206//////////////////////i/////////////////////////////////////
207
208#include "hard_config.h"
209
210////////////////////////////////////////////////////////////
211//    Secondary Hardware Parameters values
212//////////////////////i/////////////////////////////////////
213
214#define XMAX                  X_SIZE
215#define YMAX                  Y_SIZE
216
217#define XRAM_LATENCY          0
218
219#define MEMC_WAYS             16
220#define MEMC_SETS             256
221
222#define MNIC_MAC_4            0x33445566        // 32 LSB bits
223#define MNIC_MAC_2            0X1122            // 16 MSB bits
224
225#define L1_IWAYS              4
226#define L1_ISETS              64
227
228#define L1_DWAYS              4
229#define L1_DSETS              64
230
231#define ROM_SOFT_NAME         "../../softs/tsar_boot/preloader.elf"
232
233#define NORTH                 0
234#define SOUTH                 1
235#define EAST                  2
236#define WEST                  3
237
238#define cluster(x,y)   ((y) + ((x) << 4))
239
240////////////////////////////////////////////////////////////
241//     DEBUG Parameters default values
242//////////////////////i/////////////////////////////////////
243
244#define MAX_FROZEN_CYCLES     1000000
245
246/////////////////////////////////////////////////////////
247//    Physical segments definition
248/////////////////////////////////////////////////////////
249
250// All physical segments base addresses and sizes are defined
251// in the hard_config.h file. For replicated segments, the
252// base address is incremented by a cluster offset:
253// offset  = cluster(x,y) << (address_width-x_width-y_width);
254
255////////////////////////////////////////////////////////////////////////
256//          SRCID definition
257////////////////////////////////////////////////////////////////////////
258// All initiators are in the same indexing space (14 bits).
259// The SRCID is structured in two fields:
260// - The 8 MSB bits define the cluster index.
261// - The 6  LSB bits define the local index.
262// Two different initiators cannot have the same SRCID, but a given
263// initiator can have two alias SRCIDs:
264// - Internal initiators (procs, mdma) are replicated in all clusters,
265//   and each initiator has one single SRCID.
266// - External initiators (disk, cdma) are not replicated, but can be
267//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
268//   They have the same local index, but two different cluster indexes.
269//
270// As cluster_iob0 and cluster_iob1 contain both internal initiators
271// and external initiators, they must have different local indexes.
272// Consequence: For a local interconnect, the INI_ID port index
273// is NOT equal to the SRCID local index, and the local interconnect
274// must make a translation: SRCID => INI_ID
275////////////////////////////////////////////////////////////////////////
276
277#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
278#define MDMA_LOCAL_SRCID             0x8
279#define IOBX_LOCAL_SRCID             0x9
280#define MEMC_LOCAL_SRCID             0xA
281#define DISK_LOCAL_SRCID             0xC
282#define IOPI_LOCAL_SRCID             0xD
283#define MNRX_LOCAL_SRCID             0xE    // NIC_RX transactions
284#define MNTX_LOCAL_SRCID             0xF    // NIC_TX transactions
285
286///////////////////////////////////////////////////////////////////////
287//     TGT_ID and INI_ID port indexing for INT local interconnect
288///////////////////////////////////////////////////////////////////////
289
290#define INT_MEMC_TGT_ID              0
291#define INT_XICU_TGT_ID              1
292#define INT_MDMA_TGT_ID              2
293#define INT_IOBX_TGT_ID              3
294
295#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
296#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
297#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
298
299///////////////////////////////////////////////////////////////////////
300//     TGT_ID and INI_ID port indexing for RAM local interconnect
301///////////////////////////////////////////////////////////////////////
302
303#define RAM_XRAM_TGT_ID              0
304
305#define RAM_MEMC_INI_ID              0
306#define RAM_IOBX_INI_ID              1
307
308///////////////////////////////////////////////////////////////////////
309//     TGT_ID and INI_ID port indexing for I0X local interconnect
310///////////////////////////////////////////////////////////////////////
311
312#define IOX_FBUF_TGT_ID              0
313#define IOX_DISK_TGT_ID              1
314#define IOX_MNIC_TGT_ID              2
315#define IOX_BROM_TGT_ID              3
316#define IOX_MTTY_TGT_ID              4
317#define IOX_IOPI_TGT_ID              5
318#define IOX_IOB0_TGT_ID              6
319#define IOX_IOB1_TGT_ID              7
320
321#define IOX_DISK_INI_ID              0
322#define IOX_IOPI_INI_ID              1
323#define IOX_MNIC_INI_ID              2
324#define IOX_IOB0_INI_ID              3
325#define IOX_IOB1_INI_ID              4
326
327////////////////////////////////////////////////////////////////////////
328int _main(int argc, char *argv[])
329////////////////////////////////////////////////////////////////////////
330{
331   using namespace sc_core;
332   using namespace soclib::caba;
333   using namespace soclib::common;
334
335   char     soft_name[256]   = ROM_SOFT_NAME;           // pathname: binary code
336   size_t   ncycles          = 4000000000;              // simulated cycles
337   char     disk_name[256]   = DISK_IMAGE_NAME;         // pathname: disk image
338   ssize_t  threads          = 1;                       // simulator's threads number
339   bool     debug_ok         = false;                   // trace activated
340   uint32_t debug_memc_id    = 0xFFFFFFFF;              // index of traced memc
341   uint32_t debug_proc_id    = 0xFFFFFFFF;              // index of traced proc
342   bool     debug_iob        = false;                   // trace iob0 & iob1 when true
343   uint32_t debug_from       = 0;                       // trace start cycle
344   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;       // monitoring frozen processor
345   size_t   cluster_iob0     = cluster(0,0);            // cluster containing IOB0
346   size_t   cluster_iob1     = cluster(XMAX-1,YMAX-1);  // cluster containing IOB1
347   size_t   x_width          = X_WIDTH;                 // # of bits for x
348   size_t   y_width          = Y_WIDTH;                 // # of bits for y
349   size_t   p_width          = P_WIDTH;                 // # of bits for lpid
350
351#if USE_OPENMP
352   size_t   simul_period     = 1000000;
353#else
354   size_t   simul_period     = 1;
355#endif
356
357   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
358   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
359
360   assert( P_WIDTH <= 4 and
361   "ERROR: we must have P_WIDTH <= 4");
362
363   ////////////// command line arguments //////////////////////
364   if (argc > 1)
365   {
366      for (int n = 1; n < argc; n = n + 2)
367      {
368         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
369         {
370            ncycles = atoi(argv[n+1]);
371         }
372         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
373         {
374            debug_ok = true;
375            debug_from = atoi(argv[n+1]);
376         }
377         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
378         {
379            strcpy(disk_name, argv[n+1]);
380         }
381         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
382         {
383            debug_memc_id = atoi(argv[n+1]);
384            size_t x = debug_memc_id >> 4;
385            size_t y = debug_memc_id & 0xF;
386            if( (x>=XMAX) || (y>=YMAX) )
387            {
388                std::cout << "MEMCID parameter doesn't fit XMAX/YMAX" << std::endl;
389                std::cout << " - MEMCID = " << std::hex << debug_memc_id << std::endl;
390                std::cout << " - XMAX   = " << std::hex << XMAX          << std::endl;
391                std::cout << " - YMAX   = " << std::hex << YMAX          << std::endl;
392                exit(0);
393            }
394         }
395         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
396         {
397            debug_iob = atoi(argv[n+1]);
398         }
399         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
400         {
401            debug_proc_id     = atoi(argv[n+1]);
402            size_t cluster_xy = debug_proc_id >> P_WIDTH ;
403            size_t x          = cluster_xy >> 4;
404            size_t y          = cluster_xy & 0xF;
405            if( (x>=XMAX) || (y>=YMAX) )
406            {
407                std::cout << "PROCID parameter does'nt fit XMAX/YMAX" << std::endl;
408                std::cout << " - PROCID = " << std::hex << debug_proc_id << std::endl;
409                std::cout << " - XMAX   = " << std::hex << XMAX          << std::endl;
410                std::cout << " - YMAX   = " << std::hex << YMAX          << std::endl;
411                exit(0);
412            }
413         }
414         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
415         {
416            threads = atoi(argv[n+1]);
417            threads = (threads < 1) ? 1 : threads;
418         }
419         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
420         {
421            frozen_cycles = atoi(argv[n+1]);
422         }
423         else
424         {
425            std::cout << "   Arguments are (key,value) couples." << std::endl;
426            std::cout << "   The order is not important." << std::endl;
427            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
428            std::cout << "     - NCYCLES number_of_simulated_cycles" << std::endl;
429            std::cout << "     - DEBUG debug_start_cycle" << std::endl;
430            std::cout << "     - THREADS simulator's threads number" << std::endl;
431            std::cout << "     - FROZEN max_number_of_cycles" << std::endl;
432            std::cout << "     - MEMCID index_memc_to_be_traced" << std::endl;
433            std::cout << "     - PROCID index_proc_to_be_traced" << std::endl;
434            std::cout << "     - IOB    non_zero_value" << std::endl;
435            exit(0);
436         }
437      }
438   }
439
440   // checking hardware parameters
441   assert( (XMAX <= 16) and
442   "Error in tsar_generic_iob : XMAX parameter cannot be larger than 16" );
443
444   assert( (YMAX <= 16) and
445   "Error in tsar_generic_iob : YMAX parameter cannot be larger than 16" );
446
447   assert( (NB_PROCS_MAX <= 8) and
448   "Error in tsar_generic_iob : NB_PROCS_MAX parameter cannot be larger than 8" );
449
450   assert( (ICU_NB_HWI > NB_PROCS_MAX) and
451   "Error in tsar_generic_iob : ICU_NB_HWI cannot be smaller than NB_PROCS_MAX" );
452
453   assert( (ICU_NB_PTI >= NB_PROCS_MAX) and
454   "Error in tsar_generic_iob : ICU_NB_PTI cannot be smaller than NB_PROCS_MAX" );
455
456   assert( (ICU_NB_WTI >= 4*NB_PROCS_MAX) and
457   "Error in tsar_generic_iob : ICU_NB_WTI cannot be smaller than 4*NB_PROCS_MAX" );
458
459   assert( (ICU_NB_OUT >= 4*NB_PROCS_MAX) and
460   "Error in tsar_generic_iob : ICU_NB_OUT cannot be smaller than 4*NB_PROCS_MAX" );
461   
462   assert( (NB_TXT_CHANNELS >= 1) and (NB_TXT_CHANNELS <= 16) and
463   "Error in tsar_generic_iob : NB_TXT_CHANNELS parameter cannot be larger than 16" );
464
465   assert( (NB_NIC_CHANNELS <= 4) and
466   "Error in tsar_generic_iob :  NB_NIC_CHANNELS parameter cannot be larger than 4" );
467
468   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
469   "Error in tsar_generic_iob : You must have X_WIDTH == Y_WIDTH == 4");
470
471   assert(  ((USE_IOC_HBA + USE_IOC_BDV + USE_IOC_SDC) == 1) and
472   "Error in tsar_generic_iob : NoIOC controller found in hard_config.h");
473
474   std::cout << std::endl << std::dec
475             << " - XMAX            = " << XMAX << std::endl
476             << " - YMAX            = " << YMAX << std::endl
477             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX << std::endl
478             << " - NB_TXT_CHANNELS = " << NB_TXT_CHANNELS <<  std::endl
479             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
480             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
481             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
482             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
483             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
484             << " - NCYCLES         = " << ncycles << std::endl
485             << " - SOFT_FILENAME   = " << soft_name << std::endl
486             << " - DISK_IMAGENAME  = " << disk_name << std::endl
487             << " - OPENMP THREADS  = " << threads << std::endl
488             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
489             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl;
490
491   std::cout << std::endl;
492
493#if USE_OPENMP
494   omp_set_dynamic(false);
495   omp_set_num_threads(threads);
496   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
497#endif
498
499   // Define VciParams objects
500   typedef soclib::caba::VciParams<vci_cell_width_int,
501                                   vci_plen_width,
502                                   vci_address_width,
503                                   vci_rerror_width,
504                                   vci_clen_width,
505                                   vci_rflag_width,
506                                   vci_srcid_width,
507                                   vci_pktid_width,
508                                   vci_trdid_width,
509                                   vci_wrplen_width> vci_param_int;
510
511   typedef soclib::caba::VciParams<vci_cell_width_ext,
512                                   vci_plen_width,
513                                   vci_address_width,
514                                   vci_rerror_width,
515                                   vci_clen_width,
516                                   vci_rflag_width,
517                                   vci_srcid_width,
518                                   vci_pktid_width,
519                                   vci_trdid_width,
520                                   vci_wrplen_width> vci_param_ext;
521
522   /////////////////////////////////////////////////////////////////////
523   // INT network mapping table
524   // - two levels address decoding for commands
525   // - two levels srcid decoding for responses
526   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
527   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
528   /////////////////////////////////////////////////////////////////////
529   MappingTable maptab_int( vci_address_width,
530                            IntTab(x_width + y_width, 16 - x_width - y_width),
531                            IntTab(x_width + y_width, vci_srcid_width - x_width - y_width),
532                            0x00FF000000);
533
534   for (size_t x = 0; x < XMAX; x++)
535   {
536      for (size_t y = 0; y < YMAX; y++)
537      {
538         uint64_t offset = ((uint64_t)cluster(x,y))
539                              << (vci_address_width-x_width-y_width);
540         bool config    = true;
541         bool cacheable = true;
542
543         // the four following segments are defined in all clusters
544
545         std::ostringstream    smemc_conf;
546         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
547         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
548                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
549
550         std::ostringstream    smemc_xram;
551         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
552         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
553                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
554
555         std::ostringstream    sxicu;
556         sxicu << "int_seg_xicu_" << x << "_" << y;
557         maptab_int.add(Segment(sxicu.str(), SEG_ICU_BASE+offset, SEG_ICU_SIZE,
558                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
559
560         std::ostringstream    smdma;
561         smdma << "int_seg_mdma_" << x << "_" << y;
562         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
563                     IntTab(cluster(x,y), INT_MDMA_TGT_ID), not cacheable));
564
565         // the following segments are only defined in cluster_iob0 or in cluster_iob1
566
567         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
568         {
569            std::ostringstream    siobx;
570            siobx << "int_seg_iobx_" << x << "_" << y;
571            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
572                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
573
574            std::ostringstream    stty;
575            stty << "int_seg_mtty_" << x << "_" << y;
576            maptab_int.add(Segment(stty.str(), SEG_TXT_BASE+offset, SEG_TXT_SIZE,
577                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
578
579            std::ostringstream    sfbf;
580            sfbf << "int_seg_fbuf_" << x << "_" << y;
581            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
582                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
583
584            std::ostringstream    sdsk;
585            sdsk << "int_seg_disk_" << x << "_" << y;
586            maptab_int.add(Segment(sdsk.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
587                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
588
589            std::ostringstream    snic;
590            snic << "int_seg_mnic_" << x << "_" << y;
591            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
592                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
593
594            std::ostringstream    srom;
595            srom << "int_seg_brom_" << x << "_" << y;
596            maptab_int.add(Segment(srom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
597                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), cacheable ));
598
599            std::ostringstream    spic;
600            spic << "int_seg_iopi_" << x << "_" << y;
601            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
602                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
603         }
604
605         // This define the mapping between the SRCIDs
606         // and the port index on the local interconnect.
607
608         maptab_int.srcid_map( IntTab( cluster(x,y), MDMA_LOCAL_SRCID ),
609                               IntTab( cluster(x,y), INT_MDMA_INI_ID ) );
610
611         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
612                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
613
614         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
615                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
616
617         for ( size_t p = 0 ; p < NB_PROCS_MAX; p++ )
618         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
619                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
620      }
621   }
622   std::cout << "INT network " << maptab_int << std::endl;
623
624    /////////////////////////////////////////////////////////////////////////
625    // RAM network mapping table
626    // - two levels address decoding for commands
627    // - two levels srcid decoding for responses
628    // - 2 local initiators (MEMC, IOBX) per cluster
629    //   (IOBX component only in cluster_iob0 and cluster_iob1)
630    // - 1 local target (XRAM) per cluster
631    ////////////////////////////////////////////////////////////////////////
632    MappingTable maptab_ram( vci_address_width,
633                             IntTab(x_width+y_width, 0),
634                             IntTab(x_width+y_width, vci_srcid_width - x_width - y_width),
635                             0x00FF000000);
636
637    for (size_t x = 0; x < XMAX; x++)
638    {
639        for (size_t y = 0; y < YMAX ; y++)
640        {
641            uint64_t offset = ((uint64_t)cluster(x,y))
642                                << (vci_address_width-x_width-y_width);
643
644            std::ostringstream sxram;
645            sxram << "ext_seg_xram_" << x << "_" << y;
646            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
647                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
648        }
649    }
650
651    // This define the mapping between the initiators SRCID
652    // and the port index on the RAM local interconnect.
653    // This routing table is used to route the response to the
654    // relevant initiator: external peripherals transactions
655    // use IOBX port, while MEMC transactions use MEMC port.
656
657    maptab_ram.srcid_map( IntTab( cluster_iob0, DISK_LOCAL_SRCID ),
658                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
659
660    maptab_ram.srcid_map( IntTab( cluster_iob1, DISK_LOCAL_SRCID ),
661                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
662
663    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
664                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
665
666    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
667                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
668
669    maptab_ram.srcid_map( IntTab( cluster_iob0, MNRX_LOCAL_SRCID ),
670                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
671
672    maptab_ram.srcid_map( IntTab( cluster_iob1, MNRX_LOCAL_SRCID ),
673                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
674
675    maptab_ram.srcid_map( IntTab( cluster_iob0, MNTX_LOCAL_SRCID ),
676                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
677
678    maptab_ram.srcid_map( IntTab( cluster_iob1, MNTX_LOCAL_SRCID ),
679                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
680
681    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
682                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
683
684    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
685                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
686
687    std::cout << "RAM network " << maptab_ram << std::endl;
688
689    ///////////////////////////////////////////////////////////////////////
690    // IOX network mapping table
691    // - two levels address decoding for commands
692    // - two levels srcid decoding for responses
693    // - 5 initiators (IOB0, IOB1, DISK, MNIC, IOPI)
694    // - 8 targets (IOB0, IOB1, DISK, MTTY, FBUF, BROM, MNIC, IOPI)
695    //
696    // Address bit 32 is used to determine if a command must be routed to
697    // IOB0 or IOB1.
698    ///////////////////////////////////////////////////////////////////////
699    MappingTable maptab_iox(
700          vci_address_width,
701          IntTab(x_width + y_width - 1, 16 - x_width - y_width + 1),
702          IntTab(x_width + y_width    , vci_param_ext::S - x_width - y_width),
703          0x00FF000000);
704
705    // External peripherals segments
706    // When there is more than one cluster, external peripherals can be accessed
707    // through two segments, depending on the used IOB (IOB0 or IOB1).
708
709    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
710       << (vci_address_width - x_width - y_width);
711
712    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TXT_BASE + iob0_base, SEG_TXT_SIZE,
713                   IntTab(0, IOX_MTTY_TGT_ID), false));
714    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
715                   IntTab(0, IOX_FBUF_TGT_ID), false));
716    maptab_iox.add(Segment("iox_seg_disk_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
717                   IntTab(0, IOX_DISK_TGT_ID), false));
718    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
719                   IntTab(0, IOX_MNIC_TGT_ID), false));
720    maptab_iox.add(Segment("iox_seg_brom_0", SEG_ROM_BASE + iob0_base, SEG_ROM_SIZE,
721                   IntTab(0, IOX_BROM_TGT_ID), false));
722    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
723                   IntTab(0, IOX_IOPI_TGT_ID), false));
724
725    if ( cluster_iob0 != cluster_iob1 )
726    {
727       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
728          << (vci_address_width - x_width - y_width);
729
730        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TXT_BASE + iob1_base, SEG_TXT_SIZE,
731                   IntTab(0, IOX_MTTY_TGT_ID), false));
732        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
733                   IntTab(0, IOX_FBUF_TGT_ID), false));
734        maptab_iox.add(Segment("iox_seg_disk_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
735                   IntTab(0, IOX_DISK_TGT_ID), false));
736        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
737                   IntTab(0, IOX_MNIC_TGT_ID), false));
738        maptab_iox.add(Segment("iox_seg_brom_1", SEG_ROM_BASE + iob1_base, SEG_ROM_SIZE,
739                   IntTab(0, IOX_BROM_TGT_ID), false));
740        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
741                   IntTab(0, IOX_IOPI_TGT_ID), false));
742    }
743
744    // If there is more than one cluster, external peripherals
745    // can access RAM through two segments (IOB0 / IOB1).
746    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
747    // and the choice depends on address bit A[32].
748    for (size_t x = 0; x < XMAX; x++)
749    {
750        for (size_t y = 0; y < YMAX ; y++)
751        {
752            const bool wti       = true;
753            const bool cacheable = true;
754
755            const uint64_t offset = ((uint64_t)cluster(x,y))
756                << (vci_address_width-x_width-y_width);
757
758            const uint64_t xicu_base = SEG_ICU_BASE + offset;
759
760            if ( (y & 0x1) == 0 ) // use IOB0
761            {
762                std::ostringstream sxcu0;
763                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
764                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_ICU_SIZE,
765                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
766
767                std::ostringstream siob0;
768                siob0 << "iox_seg_ram0_" << x << "_" << y;
769                maptab_iox.add(Segment(siob0.str(), offset, SEG_ICU_BASE,
770                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
771            }
772            else                  // USE IOB1
773            {
774                std::ostringstream sxcu1;
775                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
776                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_ICU_SIZE,
777                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
778
779                std::ostringstream siob1;
780                siob1 << "iox_seg_ram1_" << x << "_" << y;
781                maptab_iox.add(Segment(siob1.str(), offset, SEG_ICU_BASE,
782                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
783            }
784        }
785    }
786
787    // This define the mapping between the external initiators (SRCID)
788    // and the initiator port index on the IOX local interconnect.
789
790    maptab_iox.srcid_map( IntTab( 0, DISK_LOCAL_SRCID ) ,
791                          IntTab( 0, IOX_DISK_INI_ID  ) );
792
793    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
794                          IntTab( 0, IOX_IOPI_INI_ID  ) );
795
796    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
797                          IntTab( 0, IOX_IOB0_INI_ID  ) );
798
799    maptab_iox.srcid_map( IntTab( 0, MNRX_LOCAL_SRCID ) ,
800                          IntTab( 0, IOX_MNIC_INI_ID  ) );
801
802    maptab_iox.srcid_map( IntTab( 0, MNTX_LOCAL_SRCID ) ,
803                          IntTab( 0, IOX_MNIC_INI_ID  ) );
804
805    if ( cluster_iob0 != cluster_iob1 )
806    {
807        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
808                              IntTab( 0, IOX_IOB1_INI_ID ) );
809    }
810
811    std::cout << "IOX network " << maptab_iox << std::endl;
812
813    ////////////////////
814    // Signals
815    ///////////////////
816
817    sc_clock                          signal_clk("clk");
818    sc_signal<bool>                   signal_resetn("resetn");
819
820    sc_signal<bool>                   signal_irq_false;
821    sc_signal<bool>                   signal_irq_disk;
822    sc_signal<bool>                   signal_irq_mtty_rx[NB_TXT_CHANNELS];
823    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
824    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
825
826    // VCI signals for IOX network
827    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
828    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
829    VciSignals<vci_param_ext>         signal_vci_ini_disk("signal_vci_ini_disk");
830    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
831    VciSignals<vci_param_ext>         signal_vci_ini_mnic("signal_vci_ini_mnic");
832
833    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
834    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
835    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
836    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
837    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
838    VciSignals<vci_param_ext>         signal_vci_tgt_brom("signal_vci_tgt_brom");
839    VciSignals<vci_param_ext>         signal_vci_tgt_disk("signal_vci_tgt_disk");
840    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_tgt_iopi");
841
842   // Horizontal inter-clusters INT_CMD DSPIN
843   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_h_inc =
844      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", XMAX-1, YMAX);
845   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_h_dec =
846      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", XMAX-1, YMAX);
847
848   // Horizontal inter-clusters INT_RSP DSPIN
849   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_h_inc =
850      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", XMAX-1, YMAX);
851   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_h_dec =
852      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", XMAX-1, YMAX);
853
854   // Horizontal inter-clusters INT_M2P DSPIN
855   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_h_inc =
856      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_h_inc", XMAX-1, YMAX);
857   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_h_dec =
858      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_h_dec", XMAX-1, YMAX);
859
860   // Horizontal inter-clusters INT_P2M DSPIN
861   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_h_inc =
862      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_h_inc", XMAX-1, YMAX);
863   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_h_dec =
864      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_h_dec", XMAX-1, YMAX);
865
866   // Horizontal inter-clusters INT_CLA DSPIN
867   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_h_inc =
868      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_h_inc", XMAX-1, YMAX);
869   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_h_dec =
870      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_h_dec", XMAX-1, YMAX);
871
872
873   // Vertical inter-clusters INT_CMD DSPIN
874   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_v_inc =
875      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", XMAX, YMAX-1);
876   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_v_dec =
877      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", XMAX, YMAX-1);
878
879   // Vertical inter-clusters INT_RSP DSPIN
880   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_v_inc =
881      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", XMAX, YMAX-1);
882   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_v_dec =
883      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", XMAX, YMAX-1);
884
885   // Vertical inter-clusters INT_M2P DSPIN
886   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_v_inc =
887      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_v_inc", XMAX, YMAX-1);
888   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_v_dec =
889      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_v_dec", XMAX, YMAX-1);
890
891   // Vertical inter-clusters INT_P2M DSPIN
892   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_v_inc =
893      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_v_inc", XMAX, YMAX-1);
894   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_v_dec =
895      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_v_dec", XMAX, YMAX-1);
896
897   // Vertical inter-clusters INT_CLA DSPIN
898   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_v_inc =
899      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_v_inc", XMAX, YMAX-1);
900   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_v_dec =
901      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_v_dec", XMAX, YMAX-1);
902
903
904   // Mesh boundaries INT_CMD DSPIN
905   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cmd_in =
906      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", XMAX, YMAX, 4);
907   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cmd_out =
908      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", XMAX, YMAX, 4);
909
910   // Mesh boundaries INT_RSP DSPIN
911   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_rsp_in =
912      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", XMAX, YMAX, 4);
913   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_rsp_out =
914      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", XMAX, YMAX, 4);
915
916   // Mesh boundaries INT_M2P DSPIN
917   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_m2p_in =
918      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_m2p_in", XMAX, YMAX, 4);
919   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_m2p_out =
920      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_m2P_out", XMAX, YMAX, 4);
921
922   // Mesh boundaries INT_P2M DSPIN
923   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_p2m_in =
924      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_p2m_in", XMAX, YMAX, 4);
925   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_p2m_out =
926      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_p2m_out", XMAX, YMAX, 4);
927
928   // Mesh boundaries INT_CLA DSPIN
929   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cla_in =
930      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cla_in", XMAX, YMAX, 4);
931   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cla_out =
932      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cla_out", XMAX, YMAX, 4);
933
934
935   // Horizontal inter-clusters RAM_CMD DSPIN
936   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
937      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", XMAX-1, YMAX);
938   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
939      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", XMAX-1, YMAX);
940
941   // Horizontal inter-clusters RAM_RSP DSPIN
942   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
943      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", XMAX-1, YMAX);
944   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
945      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", XMAX-1, YMAX);
946
947   // Vertical inter-clusters RAM_CMD DSPIN
948   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
949      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", XMAX, YMAX-1);
950   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
951      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", XMAX, YMAX-1);
952
953   // Vertical inter-clusters RAM_RSP DSPIN
954   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
955      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", XMAX, YMAX-1);
956   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
957      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", XMAX, YMAX-1);
958
959   // Mesh boundaries RAM_CMD DSPIN
960   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
961      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", XMAX, YMAX, 4);
962   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
963      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", XMAX, YMAX, 4);
964
965   // Mesh boundaries RAM_RSP DSPIN
966   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
967      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", XMAX, YMAX, 4);
968   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
969      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", XMAX, YMAX, 4);
970
971   // SD card signals
972   sc_signal<bool>   signal_sdc_clk;
973   sc_signal<bool>   signal_sdc_cmd_enable_to_card;
974   sc_signal<bool>   signal_sdc_cmd_value_to_card;
975   sc_signal<bool>   signal_sdc_dat_enable_to_card;
976   sc_signal<bool>   signal_sdc_dat_value_to_card[4];
977   sc_signal<bool>   signal_sdc_cmd_enable_from_card;
978   sc_signal<bool>   signal_sdc_cmd_value_from_card;
979   sc_signal<bool>   signal_sdc_dat_enable_from_card;
980   sc_signal<bool>   signal_sdc_dat_value_from_card[4];
981
982    ////////////////////////////////////////////////
983    //      Load the preloader code in the ROM
984    ////////////////////////////////////////////////
985
986    soclib::common::Loader loader(soft_name);
987
988    typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
989    proc_iss::set_loader(loader);
990
991    ////////////////////////////////////////
992    //  Instanciated Hardware Components
993    ////////////////////////////////////////
994
995    std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
996
997    const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
998    const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 8 : 7;
999
1000    // IOX network
1001    VciIoxNetwork<vci_param_ext>* iox_network;
1002    iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
1003                                                    maptab_iox,
1004                                                    nb_iox_targets,
1005                                                    nb_iox_initiators );
1006    // boot ROM
1007    VciSimpleRom<vci_param_ext>*  brom;
1008    brom = new VciSimpleRom<vci_param_ext>( "brom",
1009                                            IntTab(0, IOX_BROM_TGT_ID),
1010                                            maptab_iox,
1011                                            loader );
1012    // Ethernet Controller
1013    VciMasterNic<vci_param_ext>*  mnic;
1014    mnic = new VciMasterNic<vci_param_ext>( "mnic",
1015                                            maptab_iox,
1016                                            IntTab(0, MNRX_LOCAL_SRCID), 
1017                                            IntTab(0, MNTX_LOCAL_SRCID), 
1018                                            IntTab(0, IOX_MNIC_TGT_ID),
1019                                            NB_NIC_CHANNELS,
1020                                            64,               // burst length
1021                                            MNIC_MAC_4,       // default MAC address (LSB)
1022                                            MNIC_MAC_2,       // default MAC address (MSB)
1023                                            1,                // NIC_MODE_SYNTHESIS
1024                                            12);              // INTER_FRAME_GAP
1025
1026    // Frame Buffer
1027    VciFrameBuffer<vci_param_ext>*  fbuf;
1028    fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
1029                                              IntTab(0, IOX_FBUF_TGT_ID),
1030                                              maptab_iox,
1031                                              FBUF_X_SIZE, FBUF_Y_SIZE );
1032
1033    // Disk
1034    std::vector<std::string> filenames;
1035    filenames.push_back(disk_name);            // one single disk
1036
1037#if ( USE_IOC_HBA )
1038
1039    VciMultiAhci<vci_param_ext>*  disk;
1040    disk = new VciMultiAhci<vci_param_ext>( "disk",
1041                                            maptab_iox,
1042                                            IntTab(0, DISK_LOCAL_SRCID),
1043                                            IntTab(0, IOX_DISK_TGT_ID),
1044                                            filenames,
1045                                            512,        // block size
1046                                            64,         // burst size (bytes)
1047                                            0 );        // disk latency
1048#elif ( USE_IOC_BDV )
1049
1050    VciBlockDeviceTsar<vci_param_ext>*  disk;
1051    disk = new VciBlockDeviceTsar<vci_param_ext>( "disk",
1052                                                  maptab_iox,
1053                                                  IntTab(0, DISK_LOCAL_SRCID),
1054                                                  IntTab(0, IOX_DISK_TGT_ID),
1055                                                  disk_name,
1056                                                  512,        // block size
1057                                                  64,         // burst size (bytes)
1058                                                  0 );        // disk latency
1059#elif ( USE_IOC_SDC )
1060
1061    VciAhciSdc<vci_param_ext>*  disk;
1062    disk = new VciAhciSdc<vci_param_ext>( "disk",
1063                                          maptab_iox,
1064                                          IntTab(0, DISK_LOCAL_SRCID),
1065                                          IntTab(0, IOX_DISK_TGT_ID),
1066                                          64 );       // burst size (bytes)
1067    SdCard* card;
1068    card = new SdCard( "card",
1069                       disk_name,
1070                       10,         // RX one block latency
1071                       10 );       // TX one block latency
1072#endif
1073
1074    // Multi-TTY controller
1075    std::vector<std::string> vect_names;
1076    for( size_t tid = 0 ; tid < NB_TXT_CHANNELS ; tid++ )
1077    {
1078        std::ostringstream term_name;
1079          term_name <<  "term" << tid;
1080 
1081         vect_names.push_back(term_name.str().c_str());
1082      }
1083      VciMultiTty<vci_param_ext>*  mtty;
1084      mtty = new VciMultiTty<vci_param_ext>( "mtty",
1085                                             IntTab(0, IOX_MTTY_TGT_ID),
1086                                             maptab_iox,
1087                                             vect_names);
1088
1089    // IOPIC
1090    VciIopic<vci_param_ext>* iopi;
1091    iopi = new VciIopic<vci_param_ext>( "iopi",
1092                                        maptab_iox,
1093                                        IntTab(0, IOPI_LOCAL_SRCID),
1094                                        IntTab(0, IOX_IOPI_TGT_ID),
1095                                        32 );        // number of input HWI
1096    // Clusters
1097    TsarIobCluster<vci_param_int,
1098                   vci_param_ext,
1099                   dspin_int_cmd_width,
1100                   dspin_int_rsp_width,
1101                   dspin_ram_cmd_width,
1102                   dspin_ram_rsp_width>* clusters[XMAX][YMAX];
1103
1104    unsigned int coproc_type = 0;
1105
1106#if USE_OPENMP
1107#pragma omp parallel
1108    {
1109#pragma omp for
1110#endif
1111        for(size_t i = 0; i  < (XMAX * YMAX); i++)
1112        {
1113            size_t x = i / YMAX;
1114            size_t y = i % YMAX;
1115
1116#if USE_OPENMP
1117#pragma omp critical
1118            {
1119#endif
1120            std::cout << std::endl;
1121            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1122            std::cout << std::endl;
1123
1124            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1125            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1126            const bool is_io_cluster = is_iob0 || is_iob1;
1127
1128            const int iox_iob_ini_id = is_iob0 ?
1129                IOX_IOB0_INI_ID :
1130                IOX_IOB1_INI_ID ;
1131            const int iox_iob_tgt_id = is_iob0 ?
1132                IOX_IOB0_TGT_ID :
1133                IOX_IOB1_TGT_ID ;
1134
1135
1136            std::ostringstream sc;
1137            sc << "cluster_" << x << "_" << y;
1138            clusters[x][y] = new TsarIobCluster<vci_param_int,
1139                                                vci_param_ext,
1140                                                dspin_int_cmd_width,
1141                                                dspin_int_rsp_width,
1142                                                dspin_ram_cmd_width,
1143                                                dspin_ram_rsp_width>
1144            (
1145                sc.str().c_str(),
1146                NB_PROCS_MAX,
1147                x,
1148                y,
1149                XMAX,
1150                YMAX,
1151
1152                maptab_int,
1153                maptab_ram,
1154                maptab_iox,
1155
1156                x_width,
1157                y_width,
1158                vci_srcid_width - x_width - y_width,            // l_id width,
1159                p_width,
1160
1161                INT_MEMC_TGT_ID,
1162                INT_XICU_TGT_ID,
1163                INT_MDMA_TGT_ID,
1164                INT_IOBX_TGT_ID,
1165
1166                INT_PROC_INI_ID,
1167                INT_MDMA_INI_ID,
1168                INT_IOBX_INI_ID,
1169
1170                RAM_XRAM_TGT_ID,
1171
1172                RAM_MEMC_INI_ID,
1173                RAM_IOBX_INI_ID,
1174
1175                is_io_cluster,
1176                iox_iob_tgt_id,
1177                iox_iob_ini_id,
1178
1179                MEMC_WAYS,
1180                MEMC_SETS,
1181                L1_IWAYS,
1182                L1_ISETS,
1183                L1_DWAYS,
1184                L1_DSETS,
1185                XRAM_LATENCY,
1186                ICU_NB_HWI,
1187                ICU_NB_PTI,
1188                ICU_NB_WTI,
1189                ICU_NB_OUT,
1190
1191                coproc_type,
1192
1193                loader,
1194
1195                frozen_cycles,
1196                debug_ok,
1197                debug_from,
1198                debug_proc_id,
1199                debug_memc_id,
1200                debug_iob
1201            );
1202
1203#if USE_OPENMP
1204            } // end critical
1205#endif
1206        } // end for
1207#if USE_OPENMP
1208    }
1209#endif
1210
1211    std::cout << std::endl;
1212
1213    ///////////////////////////////////////////////////////////////////////////////
1214    //     Net-list
1215    ///////////////////////////////////////////////////////////////////////////////
1216
1217    // IOX network connexion
1218    iox_network->p_clk                                   (signal_clk);
1219    iox_network->p_resetn                                (signal_resetn);
1220    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1221    iox_network->p_to_ini[IOX_DISK_INI_ID]               (signal_vci_ini_disk);
1222    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1223    iox_network->p_to_ini[IOX_MNIC_INI_ID]               (signal_vci_ini_mnic);
1224
1225    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1226    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1227    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1228    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1229    iox_network->p_to_tgt[IOX_BROM_TGT_ID]               (signal_vci_tgt_brom);
1230    iox_network->p_to_tgt[IOX_DISK_TGT_ID]               (signal_vci_tgt_disk);
1231    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1232
1233    if (cluster_iob0 != cluster_iob1)
1234    {
1235        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1236        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1237    }
1238
1239    // DISK connexion
1240
1241#if ( USE_IOC_HBA )
1242
1243    disk->p_clk                                          (signal_clk);
1244    disk->p_resetn                                       (signal_resetn);
1245    disk->p_vci_target                                   (signal_vci_tgt_disk);
1246    disk->p_vci_initiator                                (signal_vci_ini_disk);
1247    disk->p_channel_irq[0]                               (signal_irq_disk);
1248
1249#elif ( USE_IOC_BDV )
1250
1251    disk->p_clk                                          (signal_clk);
1252    disk->p_resetn                                       (signal_resetn);
1253    disk->p_vci_target                                   (signal_vci_tgt_disk);
1254    disk->p_vci_initiator                                (signal_vci_ini_disk);
1255    disk->p_irq                                          (signal_irq_disk);
1256
1257#elif ( USE_IOC_SDC )
1258
1259    disk->p_clk                                          (signal_clk);
1260    disk->p_resetn                                       (signal_resetn);
1261    disk->p_vci_target                                   (signal_vci_tgt_disk);
1262    disk->p_vci_initiator                                (signal_vci_ini_disk);
1263    disk->p_irq                                          (signal_irq_disk);
1264
1265    disk->p_sdc_clk                                      (signal_sdc_clk);
1266    disk->p_sdc_cmd_enable_out                           (signal_sdc_cmd_enable_to_card);
1267    disk->p_sdc_cmd_value_out                            (signal_sdc_cmd_value_to_card);
1268    disk->p_sdc_cmd_enable_in                            (signal_sdc_cmd_enable_from_card);
1269    disk->p_sdc_cmd_value_in                             (signal_sdc_cmd_value_from_card);
1270    disk->p_sdc_dat_enable_out                           (signal_sdc_dat_enable_to_card);
1271    disk->p_sdc_dat_value_out[0]                         (signal_sdc_dat_value_to_card[0]);
1272    disk->p_sdc_dat_value_out[1]                         (signal_sdc_dat_value_to_card[1]);
1273    disk->p_sdc_dat_value_out[2]                         (signal_sdc_dat_value_to_card[2]);
1274    disk->p_sdc_dat_value_out[3]                         (signal_sdc_dat_value_to_card[3]);
1275    disk->p_sdc_dat_enable_in                            (signal_sdc_dat_enable_from_card);
1276    disk->p_sdc_dat_value_in[0]                          (signal_sdc_dat_value_from_card[0]);
1277    disk->p_sdc_dat_value_in[1]                          (signal_sdc_dat_value_from_card[1]);
1278    disk->p_sdc_dat_value_in[2]                          (signal_sdc_dat_value_from_card[2]);
1279    disk->p_sdc_dat_value_in[3]                          (signal_sdc_dat_value_from_card[3]);
1280   
1281    card->p_clk                                          (signal_clk);
1282    card->p_resetn                                       (signal_resetn);
1283
1284    card->p_sdc_clk                                      (signal_sdc_clk);
1285    card->p_sdc_cmd_enable_out                           (signal_sdc_cmd_enable_from_card);
1286    card->p_sdc_cmd_value_out                            (signal_sdc_cmd_value_from_card);
1287    card->p_sdc_cmd_enable_in                            (signal_sdc_cmd_enable_to_card);
1288    card->p_sdc_cmd_value_in                             (signal_sdc_cmd_value_to_card);
1289    card->p_sdc_dat_enable_out                           (signal_sdc_dat_enable_from_card);
1290    card->p_sdc_dat_value_out[0]                         (signal_sdc_dat_value_from_card[0]);
1291    card->p_sdc_dat_value_out[1]                         (signal_sdc_dat_value_from_card[1]);
1292    card->p_sdc_dat_value_out[2]                         (signal_sdc_dat_value_from_card[2]);
1293    card->p_sdc_dat_value_out[3]                         (signal_sdc_dat_value_from_card[3]);
1294    card->p_sdc_dat_enable_in                            (signal_sdc_dat_enable_to_card);
1295    card->p_sdc_dat_value_in[0]                          (signal_sdc_dat_value_to_card[0]);
1296    card->p_sdc_dat_value_in[1]                          (signal_sdc_dat_value_to_card[1]);
1297    card->p_sdc_dat_value_in[2]                          (signal_sdc_dat_value_to_card[2]);
1298    card->p_sdc_dat_value_in[3]                          (signal_sdc_dat_value_to_card[3]);
1299   
1300#endif
1301
1302    std::cout << "  - DISK connected" << std::endl;
1303
1304    // FBUF connexion
1305    fbuf->p_clk                                          (signal_clk);
1306    fbuf->p_resetn                                       (signal_resetn);
1307    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1308
1309    std::cout << "  - FBUF connected" << std::endl;
1310
1311    // MNIC connexion
1312    mnic->p_clk                                          (signal_clk);
1313    mnic->p_resetn                                       (signal_resetn);
1314    mnic->p_vci_tgt                                      (signal_vci_tgt_mnic);
1315    mnic->p_vci_ini                                      (signal_vci_ini_mnic);
1316    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1317    {
1318         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1319         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1320    }
1321
1322    std::cout << "  - MNIC connected" << std::endl;
1323
1324    // BROM connexion
1325    brom->p_clk                                          (signal_clk);
1326    brom->p_resetn                                       (signal_resetn);
1327    brom->p_vci                                          (signal_vci_tgt_brom);
1328
1329    std::cout << "  - BROM connected" << std::endl;
1330
1331    // MTTY connexion
1332    mtty->p_clk                                          (signal_clk);
1333    mtty->p_resetn                                       (signal_resetn);
1334    mtty->p_vci                                          (signal_vci_tgt_mtty);
1335    for ( size_t i=0 ; i<NB_TXT_CHANNELS ; i++ )
1336    {
1337        mtty->p_irq[i]                                   (signal_irq_mtty_rx[i]);
1338    }
1339    std::cout << "  - MTTY connected" << std::endl;
1340
1341    // IOPI connexion
1342    iopi->p_clk                                          (signal_clk);
1343    iopi->p_resetn                                       (signal_resetn);
1344    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1345    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1346    for ( size_t i=0 ; i<32 ; i++)
1347    {
1348       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1349       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1350       else if(i < 4+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-4]);
1351       else if(i < 12)                 iopi->p_hwi[i] (signal_irq_false);
1352       else if(i < 13)                 iopi->p_hwi[i] (signal_irq_disk);
1353       else if(i < 16)                 iopi->p_hwi[i] (signal_irq_false);
1354       else if(i < 16+NB_TXT_CHANNELS) iopi->p_hwi[i] (signal_irq_mtty_rx[i-16]);
1355       else                            iopi->p_hwi[i] (signal_irq_false);
1356    }
1357
1358    std::cout << "  - IOPIC connected" << std::endl;
1359
1360
1361    // IOB0 cluster connexion to IOX network
1362    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1363    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1364
1365    // IOB1 cluster connexion to IOX network
1366    // (only when there is more than 1 cluster)
1367    if ( cluster_iob0 != cluster_iob1 )
1368    {
1369        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1370        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1371    }
1372
1373    // All clusters Clock & RESET connexions
1374    for ( size_t x = 0; x < (XMAX); x++ )
1375    {
1376        for (size_t y = 0; y < YMAX; y++)
1377        {
1378            clusters[x][y]->p_clk     (signal_clk);
1379            clusters[x][y]->p_resetn  (signal_resetn);
1380        }
1381    }
1382
1383   // Inter Clusters horizontal connections
1384   if (XMAX > 1)
1385   {
1386      for (size_t x = 0; x < (XMAX-1); x++)
1387      {
1388         for (size_t y = 0; y < YMAX; y++)
1389         {
1390            clusters[x][y]->p_dspin_int_cmd_out[EAST]      (signal_dspin_int_cmd_h_inc[x][y]);
1391            clusters[x+1][y]->p_dspin_int_cmd_in[WEST]     (signal_dspin_int_cmd_h_inc[x][y]);
1392            clusters[x][y]->p_dspin_int_cmd_in[EAST]       (signal_dspin_int_cmd_h_dec[x][y]);
1393            clusters[x+1][y]->p_dspin_int_cmd_out[WEST]    (signal_dspin_int_cmd_h_dec[x][y]);
1394
1395            clusters[x][y]->p_dspin_int_rsp_out[EAST]      (signal_dspin_int_rsp_h_inc[x][y]);
1396            clusters[x+1][y]->p_dspin_int_rsp_in[WEST]     (signal_dspin_int_rsp_h_inc[x][y]);
1397            clusters[x][y]->p_dspin_int_rsp_in[EAST]       (signal_dspin_int_rsp_h_dec[x][y]);
1398            clusters[x+1][y]->p_dspin_int_rsp_out[WEST]    (signal_dspin_int_rsp_h_dec[x][y]);
1399
1400            clusters[x][y]->p_dspin_int_m2p_out[EAST]      (signal_dspin_int_m2p_h_inc[x][y]);
1401            clusters[x+1][y]->p_dspin_int_m2p_in[WEST]     (signal_dspin_int_m2p_h_inc[x][y]);
1402            clusters[x][y]->p_dspin_int_m2p_in[EAST]       (signal_dspin_int_m2p_h_dec[x][y]);
1403            clusters[x+1][y]->p_dspin_int_m2p_out[WEST]    (signal_dspin_int_m2p_h_dec[x][y]);
1404
1405            clusters[x][y]->p_dspin_int_p2m_out[EAST]      (signal_dspin_int_p2m_h_inc[x][y]);
1406            clusters[x+1][y]->p_dspin_int_p2m_in[WEST]     (signal_dspin_int_p2m_h_inc[x][y]);
1407            clusters[x][y]->p_dspin_int_p2m_in[EAST]       (signal_dspin_int_p2m_h_dec[x][y]);
1408            clusters[x+1][y]->p_dspin_int_p2m_out[WEST]    (signal_dspin_int_p2m_h_dec[x][y]);
1409
1410            clusters[x][y]->p_dspin_int_cla_out[EAST]      (signal_dspin_int_cla_h_inc[x][y]);
1411            clusters[x+1][y]->p_dspin_int_cla_in[WEST]     (signal_dspin_int_cla_h_inc[x][y]);
1412            clusters[x][y]->p_dspin_int_cla_in[EAST]       (signal_dspin_int_cla_h_dec[x][y]);
1413            clusters[x+1][y]->p_dspin_int_cla_out[WEST]    (signal_dspin_int_cla_h_dec[x][y]);
1414
1415            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1416            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1417            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1418            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1419
1420            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1421            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1422            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1423            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1424         }
1425      }
1426   }
1427
1428   std::cout << std::endl << "Horizontal connections established" << std::endl;
1429
1430   // Inter Clusters vertical connections
1431   if (YMAX > 1)
1432   {
1433      for (size_t y = 0; y < (YMAX-1); y++)
1434      {
1435         for (size_t x = 0; x < XMAX; x++)
1436         {
1437            clusters[x][y]->p_dspin_int_cmd_out[NORTH]     (signal_dspin_int_cmd_v_inc[x][y]);
1438            clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH]    (signal_dspin_int_cmd_v_inc[x][y]);
1439            clusters[x][y]->p_dspin_int_cmd_in[NORTH]      (signal_dspin_int_cmd_v_dec[x][y]);
1440            clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH]   (signal_dspin_int_cmd_v_dec[x][y]);
1441
1442            clusters[x][y]->p_dspin_int_rsp_out[NORTH]     (signal_dspin_int_rsp_v_inc[x][y]);
1443            clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH]    (signal_dspin_int_rsp_v_inc[x][y]);
1444            clusters[x][y]->p_dspin_int_rsp_in[NORTH]      (signal_dspin_int_rsp_v_dec[x][y]);
1445            clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH]   (signal_dspin_int_rsp_v_dec[x][y]);
1446
1447            clusters[x][y]->p_dspin_int_m2p_out[NORTH]     (signal_dspin_int_m2p_v_inc[x][y]);
1448            clusters[x][y+1]->p_dspin_int_m2p_in[SOUTH]    (signal_dspin_int_m2p_v_inc[x][y]);
1449            clusters[x][y]->p_dspin_int_m2p_in[NORTH]      (signal_dspin_int_m2p_v_dec[x][y]);
1450            clusters[x][y+1]->p_dspin_int_m2p_out[SOUTH]   (signal_dspin_int_m2p_v_dec[x][y]);
1451
1452            clusters[x][y]->p_dspin_int_p2m_out[NORTH]     (signal_dspin_int_p2m_v_inc[x][y]);
1453            clusters[x][y+1]->p_dspin_int_p2m_in[SOUTH]    (signal_dspin_int_p2m_v_inc[x][y]);
1454            clusters[x][y]->p_dspin_int_p2m_in[NORTH]      (signal_dspin_int_p2m_v_dec[x][y]);
1455            clusters[x][y+1]->p_dspin_int_p2m_out[SOUTH]   (signal_dspin_int_p2m_v_dec[x][y]);
1456
1457            clusters[x][y]->p_dspin_int_cla_out[NORTH]     (signal_dspin_int_cla_v_inc[x][y]);
1458            clusters[x][y+1]->p_dspin_int_cla_in[SOUTH]    (signal_dspin_int_cla_v_inc[x][y]);
1459            clusters[x][y]->p_dspin_int_cla_in[NORTH]      (signal_dspin_int_cla_v_dec[x][y]);
1460            clusters[x][y+1]->p_dspin_int_cla_out[SOUTH]   (signal_dspin_int_cla_v_dec[x][y]);
1461
1462            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1463            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1464            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1465            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1466
1467            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1468            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1469            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1470            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1471         }
1472      }
1473   }
1474
1475   std::cout << "Vertical connections established" << std::endl;
1476
1477   // East & West boundary cluster connections
1478   for (size_t y = 0; y < YMAX; y++)
1479   {
1480      clusters[0][y]->p_dspin_int_cmd_in[WEST]         (signal_dspin_false_int_cmd_in[0][y][WEST]);
1481      clusters[0][y]->p_dspin_int_cmd_out[WEST]        (signal_dspin_false_int_cmd_out[0][y][WEST]);
1482      clusters[XMAX-1][y]->p_dspin_int_cmd_in[EAST]    (signal_dspin_false_int_cmd_in[XMAX-1][y][EAST]);
1483      clusters[XMAX-1][y]->p_dspin_int_cmd_out[EAST]   (signal_dspin_false_int_cmd_out[XMAX-1][y][EAST]);
1484
1485      clusters[0][y]->p_dspin_int_rsp_in[WEST]         (signal_dspin_false_int_rsp_in[0][y][WEST]);
1486      clusters[0][y]->p_dspin_int_rsp_out[WEST]        (signal_dspin_false_int_rsp_out[0][y][WEST]);
1487      clusters[XMAX-1][y]->p_dspin_int_rsp_in[EAST]    (signal_dspin_false_int_rsp_in[XMAX-1][y][EAST]);
1488      clusters[XMAX-1][y]->p_dspin_int_rsp_out[EAST]   (signal_dspin_false_int_rsp_out[XMAX-1][y][EAST]);
1489
1490      clusters[0][y]->p_dspin_int_m2p_in[WEST]         (signal_dspin_false_int_m2p_in[0][y][WEST]);
1491      clusters[0][y]->p_dspin_int_m2p_out[WEST]        (signal_dspin_false_int_m2p_out[0][y][WEST]);
1492      clusters[XMAX-1][y]->p_dspin_int_m2p_in[EAST]    (signal_dspin_false_int_m2p_in[XMAX-1][y][EAST]);
1493      clusters[XMAX-1][y]->p_dspin_int_m2p_out[EAST]   (signal_dspin_false_int_m2p_out[XMAX-1][y][EAST]);
1494
1495      clusters[0][y]->p_dspin_int_p2m_in[WEST]         (signal_dspin_false_int_p2m_in[0][y][WEST]);
1496      clusters[0][y]->p_dspin_int_p2m_out[WEST]        (signal_dspin_false_int_p2m_out[0][y][WEST]);
1497      clusters[XMAX-1][y]->p_dspin_int_p2m_in[EAST]    (signal_dspin_false_int_p2m_in[XMAX-1][y][EAST]);
1498      clusters[XMAX-1][y]->p_dspin_int_p2m_out[EAST]   (signal_dspin_false_int_p2m_out[XMAX-1][y][EAST]);
1499
1500      clusters[0][y]->p_dspin_int_cla_in[WEST]         (signal_dspin_false_int_cla_in[0][y][WEST]);
1501      clusters[0][y]->p_dspin_int_cla_out[WEST]        (signal_dspin_false_int_cla_out[0][y][WEST]);
1502      clusters[XMAX-1][y]->p_dspin_int_cla_in[EAST]    (signal_dspin_false_int_cla_in[XMAX-1][y][EAST]);
1503      clusters[XMAX-1][y]->p_dspin_int_cla_out[EAST]   (signal_dspin_false_int_cla_out[XMAX-1][y][EAST]);
1504
1505      clusters[0][y]->p_dspin_ram_cmd_in[WEST]         (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1506      clusters[0][y]->p_dspin_ram_cmd_out[WEST]        (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1507      clusters[XMAX-1][y]->p_dspin_ram_cmd_in[EAST]    (signal_dspin_false_ram_cmd_in[XMAX-1][y][EAST]);
1508      clusters[XMAX-1][y]->p_dspin_ram_cmd_out[EAST]   (signal_dspin_false_ram_cmd_out[XMAX-1][y][EAST]);
1509
1510      clusters[0][y]->p_dspin_ram_rsp_in[WEST]         (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1511      clusters[0][y]->p_dspin_ram_rsp_out[WEST]        (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1512      clusters[XMAX-1][y]->p_dspin_ram_rsp_in[EAST]    (signal_dspin_false_ram_rsp_in[XMAX-1][y][EAST]);
1513      clusters[XMAX-1][y]->p_dspin_ram_rsp_out[EAST]   (signal_dspin_false_ram_rsp_out[XMAX-1][y][EAST]);
1514   }
1515
1516   std::cout << "East & West boundaries established" << std::endl;
1517
1518   // North & South boundary clusters connections
1519   for (size_t x = 0; x < XMAX; x++)
1520   {
1521      clusters[x][0]->p_dspin_int_cmd_in[SOUTH]        (signal_dspin_false_int_cmd_in[x][0][SOUTH]);
1522      clusters[x][0]->p_dspin_int_cmd_out[SOUTH]       (signal_dspin_false_int_cmd_out[x][0][SOUTH]);
1523      clusters[x][YMAX-1]->p_dspin_int_cmd_in[NORTH]   (signal_dspin_false_int_cmd_in[x][YMAX-1][NORTH]);
1524      clusters[x][YMAX-1]->p_dspin_int_cmd_out[NORTH]  (signal_dspin_false_int_cmd_out[x][YMAX-1][NORTH]);
1525
1526      clusters[x][0]->p_dspin_int_rsp_in[SOUTH]        (signal_dspin_false_int_rsp_in[x][0][SOUTH]);
1527      clusters[x][0]->p_dspin_int_rsp_out[SOUTH]       (signal_dspin_false_int_rsp_out[x][0][SOUTH]);
1528      clusters[x][YMAX-1]->p_dspin_int_rsp_in[NORTH]   (signal_dspin_false_int_rsp_in[x][YMAX-1][NORTH]);
1529      clusters[x][YMAX-1]->p_dspin_int_rsp_out[NORTH]  (signal_dspin_false_int_rsp_out[x][YMAX-1][NORTH]);
1530
1531      clusters[x][0]->p_dspin_int_m2p_in[SOUTH]        (signal_dspin_false_int_m2p_in[x][0][SOUTH]);
1532      clusters[x][0]->p_dspin_int_m2p_out[SOUTH]       (signal_dspin_false_int_m2p_out[x][0][SOUTH]);
1533      clusters[x][YMAX-1]->p_dspin_int_m2p_in[NORTH]   (signal_dspin_false_int_m2p_in[x][YMAX-1][NORTH]);
1534      clusters[x][YMAX-1]->p_dspin_int_m2p_out[NORTH]  (signal_dspin_false_int_m2p_out[x][YMAX-1][NORTH]);
1535
1536      clusters[x][0]->p_dspin_int_p2m_in[SOUTH]        (signal_dspin_false_int_p2m_in[x][0][SOUTH]);
1537      clusters[x][0]->p_dspin_int_p2m_out[SOUTH]       (signal_dspin_false_int_p2m_out[x][0][SOUTH]);
1538      clusters[x][YMAX-1]->p_dspin_int_p2m_in[NORTH]   (signal_dspin_false_int_p2m_in[x][YMAX-1][NORTH]);
1539      clusters[x][YMAX-1]->p_dspin_int_p2m_out[NORTH]  (signal_dspin_false_int_p2m_out[x][YMAX-1][NORTH]);
1540
1541      clusters[x][0]->p_dspin_int_cla_in[SOUTH]        (signal_dspin_false_int_cla_in[x][0][SOUTH]);
1542      clusters[x][0]->p_dspin_int_cla_out[SOUTH]       (signal_dspin_false_int_cla_out[x][0][SOUTH]);
1543      clusters[x][YMAX-1]->p_dspin_int_cla_in[NORTH]   (signal_dspin_false_int_cla_in[x][YMAX-1][NORTH]);
1544      clusters[x][YMAX-1]->p_dspin_int_cla_out[NORTH]  (signal_dspin_false_int_cla_out[x][YMAX-1][NORTH]);
1545
1546      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]        (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1547      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]       (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1548      clusters[x][YMAX-1]->p_dspin_ram_cmd_in[NORTH]   (signal_dspin_false_ram_cmd_in[x][YMAX-1][NORTH]);
1549      clusters[x][YMAX-1]->p_dspin_ram_cmd_out[NORTH]  (signal_dspin_false_ram_cmd_out[x][YMAX-1][NORTH]);
1550
1551      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]        (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1552      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]       (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1553      clusters[x][YMAX-1]->p_dspin_ram_rsp_in[NORTH]   (signal_dspin_false_ram_rsp_in[x][YMAX-1][NORTH]);
1554      clusters[x][YMAX-1]->p_dspin_ram_rsp_out[NORTH]  (signal_dspin_false_ram_rsp_out[x][YMAX-1][NORTH]);
1555   }
1556
1557   std::cout << "North & South boundaries established" << std::endl << std::endl;
1558
1559   ////////////////////////////////////////////////////////
1560   //   Simulation
1561   ///////////////////////////////////////////////////////
1562
1563   sc_start(sc_core::sc_time(0, SC_NS));
1564
1565   signal_resetn = false;
1566   signal_irq_false = false;
1567
1568   // network boundaries signals
1569   for (size_t x = 0; x < XMAX ; x++)
1570   {
1571      for (size_t y = 0; y < YMAX ; y++)
1572      {
1573         for (size_t a = 0; a < 4; a++)
1574         {
1575            signal_dspin_false_int_cmd_in[x][y][a].write = false;
1576            signal_dspin_false_int_cmd_in[x][y][a].read = true;
1577            signal_dspin_false_int_cmd_out[x][y][a].write = false;
1578            signal_dspin_false_int_cmd_out[x][y][a].read = true;
1579
1580            signal_dspin_false_int_rsp_in[x][y][a].write = false;
1581            signal_dspin_false_int_rsp_in[x][y][a].read = true;
1582            signal_dspin_false_int_rsp_out[x][y][a].write = false;
1583            signal_dspin_false_int_rsp_out[x][y][a].read = true;
1584
1585            signal_dspin_false_int_m2p_in[x][y][a].write = false;
1586            signal_dspin_false_int_m2p_in[x][y][a].read = true;
1587            signal_dspin_false_int_m2p_out[x][y][a].write = false;
1588            signal_dspin_false_int_m2p_out[x][y][a].read = true;
1589
1590            signal_dspin_false_int_p2m_in[x][y][a].write = false;
1591            signal_dspin_false_int_p2m_in[x][y][a].read = true;
1592            signal_dspin_false_int_p2m_out[x][y][a].write = false;
1593            signal_dspin_false_int_p2m_out[x][y][a].read = true;
1594
1595            signal_dspin_false_int_cla_in[x][y][a].write = false;
1596            signal_dspin_false_int_cla_in[x][y][a].read = true;
1597            signal_dspin_false_int_cla_out[x][y][a].write = false;
1598            signal_dspin_false_int_cla_out[x][y][a].read = true;
1599
1600            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1601            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1602            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1603            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1604
1605            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1606            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1607            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1608            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1609         }
1610      }
1611   }
1612
1613    sc_start(sc_core::sc_time(1, SC_NS));
1614    signal_resetn = true;
1615
1616
1617    // simulation loop
1618    struct timeval t1,t2;
1619    gettimeofday(&t1, NULL);
1620
1621
1622    for ( size_t n = 0; n < ncycles ; n += simul_period )
1623    {
1624        // stats display
1625        if( (n % 1000000) == 0)
1626        {
1627            gettimeofday(&t2, NULL);
1628            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1629                           (uint64_t) t1.tv_usec / 1000;
1630            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1631                           (uint64_t) t2.tv_usec / 1000;
1632            std::cerr << "### cycle = " << std::dec << n
1633                      << " / frequency = "
1634                      << (double) 1000000 / (double) (ms2 - ms1) << "Khz"
1635                      << std::endl;
1636
1637            gettimeofday(&t1, NULL);
1638
1639            // loop on all processors to display FROZEN stats
1640            for ( size_t x = 0 ; x < XMAX ; x++ )
1641            {
1642                for ( size_t y = 0 ; y < YMAX ; y++ )
1643                {
1644                    for ( size_t l = 0 ; l < NB_PROCS_MAX ; l++ )
1645                    {
1646                        clusters[x][y]->proc[l]->print_frozen_stats();
1647                    }
1648                }
1649            }
1650        }
1651
1652        // Monitor a specific address for one L1 cache
1653        // clusters[0][0]->proc[0]->cache_monitor(0x800080ULL);
1654
1655        // Monitor a specific address for one L2 cache (single word if second argument true)
1656        // clusters[0][0]->memc->cache_monitor( 0x00007000ULL, false  );
1657
1658        // Monitor a specific address for one XRAM
1659        // clusters[0][0]->xram->start_monitor( 0x00007000ULL , 64);
1660
1661        if ( debug_ok and (n > debug_from) )
1662        {
1663            std::cout << "****************** cycle " << std::dec << n ;
1664            std::cout << " ************************************************" << std::endl;
1665
1666            // trace proc[debug_proc_id]
1667            if ( debug_proc_id != 0xFFFFFFFF )
1668            {
1669                size_t l          = debug_proc_id & ((1<<P_WIDTH)-1) ;
1670                size_t cluster_xy = debug_proc_id >> P_WIDTH ;
1671                size_t x          = cluster_xy >> 4;
1672                size_t y          = cluster_xy & 0xF;
1673
1674                clusters[x][y]->proc[l]->print_trace(0x1);
1675                std::ostringstream proc_signame;
1676                proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1677                clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1678
1679                // XICU
1680                clusters[x][y]->xicu->print_trace(1);
1681                std::ostringstream xicu_signame;
1682                xicu_signame << "[SIG]XICU_" << x << "_" << y;
1683                clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1684
1685                // MDMA
1686//              clusters[x][y]->mdma->print_trace();
1687//              std::ostringstream mdma_tgt_signame;
1688//              mdma_tgt_signame << "[SIG]MDMA_TGT_" << x << "_" << y;
1689//              clusters[x][y]->signal_int_vci_tgt_mdma.print_trace(mdma_tgt_signame.str());
1690//              std::ostringstream mdma_ini_signame;
1691//              mdma_ini_signame << "[SIG]MDMA_INI_" << x << "_" << y;
1692//              clusters[x][y]->signal_int_vci_ini_mdma.print_trace(mdma_ini_signame.str());
1693
1694                // local interrupts in cluster(x,y)
1695                if( clusters[x][y]->signal_irq_memc.read() )
1696                std::cout << "### IRQ_MMC_" << std::dec << x << "_" << y
1697                          << " ACTIVE" << std::endl;
1698
1699                for( size_t i = 0 ; i < NB_PROCS_MAX ; i++ )
1700                {
1701                    if( clusters[x][y]->signal_irq_mdma[i].read() )
1702                    std::cout << "### IRQ_DMA_" << std::dec << x << "_" << y << "_" << i
1703                              << " ACTIVE" << std::endl;
1704
1705                    if( clusters[x][y]->signal_proc_it[i<<2].read() )
1706                    std::cout << "### IRQ_PROC_" << std::dec << x << "_" << y << "_" << i
1707                              << " ACTIVE" << std::endl;
1708                }
1709            }
1710
1711            // trace memc[debug_memc_id]
1712            if ( debug_memc_id != 0xFFFFFFFF )
1713            {
1714                size_t x = debug_memc_id >> 4;
1715                size_t y = debug_memc_id & 0xF;
1716
1717                clusters[x][y]->memc->print_trace(0);
1718                std::ostringstream smemc_tgt;
1719                smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1720                clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1721                std::ostringstream smemc_ini;
1722                smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1723                clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1724
1725                clusters[x][y]->xram->print_trace();
1726                std::ostringstream sxram_tgt;
1727                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1728                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1729
1730//              clusters[x][y]->ram_router_cmd->print_trace();
1731//              clusters[x][y]->ram_router_rsp->print_trace();
1732
1733//              clusters[x][y]->ram_xbar_cmd->print_trace();
1734//              clusters[x][y]->ram_xbar_rsp->print_trace();
1735            }
1736
1737            // trace iob, iox and external peripherals
1738            if ( debug_iob )
1739            {
1740//              clusters[0][0]->iob->print_trace();
1741//              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1742//              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1743//              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1744//              signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1745//              signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1746
1747//              brom->print_trace();
1748//              signal_vci_tgt_brom.print_trace("[SIG]BROM_TGT");
1749
1750//              mtty->print_trace();
1751//              signal_vci_tgt_mtty.print_trace("[SIG]MTTY_TGT");
1752
1753//              disk->print_trace();
1754//              signal_vci_tgt_disk.print_trace("[SIG]DISK_TGT");
1755//              signal_vci_ini_disk.print_trace("[SIG]DISK_INI");
1756
1757#if ( USE_IOC_SDC )
1758//              card->print_trace();
1759#endif
1760
1761                mnic->print_trace( 0 );
1762                signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1763                signal_vci_ini_mnic.print_trace("[SIG]MNIC_INI");
1764
1765//              fbuf->print_trace();
1766//              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF_TGT");
1767
1768//              iopi->print_trace();
1769//              signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1770//              signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1771
1772//              iox_network->print_trace();
1773
1774                // interrupts
1775                if ( signal_irq_disk.read() )     
1776                std::cout << "### IRQ_DISK ACTIVE" << std::endl;
1777
1778                if ( signal_irq_mtty_rx[0].read() ) 
1779                std::cout << "### IRQ_MTTY_RX[0] ACTIVE" << std::endl;
1780
1781                if ( signal_irq_mnic_rx[0].read() ) 
1782                std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1783
1784                if ( signal_irq_mnic_tx[0].read() ) 
1785                std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1786            }
1787        }
1788
1789        sc_start(sc_core::sc_time(simul_period, SC_NS));
1790    }
1791    return EXIT_SUCCESS;
1792}
1793
1794int sc_main (int argc, char *argv[])
1795{
1796   try {
1797      return _main(argc, argv);
1798   } catch (std::exception &e) {
1799      std::cout << e.what() << std::endl;
1800   } catch (...) {
1801      std::cout << "Unknown exception occured" << std::endl;
1802      throw;
1803   }
1804   return 1;
1805}
1806
1807
1808// Local Variables:
1809// tab-width: 3
1810// c-basic-offset: 3
1811// c-file-offsets:((innamespace . 0)(inline-open . 0))
1812// indent-tabs-mode: nil
1813// End:
1814
1815// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1816
1817
1818
Note: See TracBrowser for help on using the repository browser.