source: trunk/platforms/tsar_generic_iob/tsar_iob_cluster/caba/source/include/tsar_iob_cluster.h @ 714

Last change on this file since 714 was 714, checked in by alain, 10 years ago

changing genmap_py to arch.py
File size: 10.3 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.h
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//////////////////////////////////////////////////////////////////////////////
8
9#ifndef SOCLIB_CABA_TSAR_IOB_CLUSTER_H
10#define SOCLIB_CABA_TSAR_IOB_CLUSTER_H
11
12#include <systemc>
13#include <sys/time.h>
14#include <iostream>
15#include <sstream>
16#include <cstdlib>
17#include <cstdarg>
18
19#include "gdbserver.h"
20#include "mapping_table.h"
21#include "mips32.h"
22#include "vci_simple_ram.h"
23#include "vci_xicu.h"
24#include "vci_local_crossbar.h"
25#include "dspin_local_crossbar.h"
26#include "vci_dspin_initiator_wrapper.h"
27#include "vci_dspin_target_wrapper.h"
28#include "dspin_router_tsar.h"
29#include "virtual_dspin_router.h"
30#include "vci_multi_dma.h"
31#include "vci_mem_cache.h"
32#include "vci_cc_vcache_wrapper.h"
33#include "vci_io_bridge.h"
34
35namespace soclib { namespace caba   {
36
37///////////////////////////////////////////////////////////////////////////
38template<typename vci_param_int, 
39         typename vci_param_ext,
40         size_t   dspin_int_cmd_width, 
41         size_t   dspin_int_rsp_width,
42         size_t   dspin_ram_cmd_width,
43         size_t   dspin_ram_rsp_width>
44class TsarIobCluster
45///////////////////////////////////////////////////////////////////////////
46    : public soclib::caba::BaseModule
47{
48
49  public:
50
51    // Ports
52    sc_in<bool>                                        p_clk;
53    sc_in<bool>                                        p_resetn;
54
55    // Thes two ports are used to connect IOB to IOX nework in top cell
56    soclib::caba::VciInitiator<vci_param_ext>*         p_vci_iob_iox_ini;
57    soclib::caba::VciTarget<vci_param_ext>*            p_vci_iob_iox_tgt; 
58
59    // These ports are used to connect IOB to RAM network in top cell
60    soclib::caba::DspinOutput<dspin_ram_cmd_width>*    p_dspin_iob_cmd_out; 
61    soclib::caba::DspinInput<dspin_ram_rsp_width>*     p_dspin_iob_rsp_in; 
62
63    // These arrays of ports are used to connect the INT & RAM networks in top cell
64    soclib::caba::DspinOutput<dspin_int_cmd_width>**   p_dspin_int_cmd_out;
65    soclib::caba::DspinInput<dspin_int_cmd_width>**    p_dspin_int_cmd_in;
66    soclib::caba::DspinOutput<dspin_int_rsp_width>**   p_dspin_int_rsp_out;
67    soclib::caba::DspinInput<dspin_int_rsp_width>**    p_dspin_int_rsp_in;
68
69    soclib::caba::DspinOutput<dspin_ram_cmd_width>*    p_dspin_ram_cmd_out;
70    soclib::caba::DspinInput<dspin_ram_cmd_width>*     p_dspin_ram_cmd_in;
71    soclib::caba::DspinOutput<dspin_ram_rsp_width>*    p_dspin_ram_rsp_out;
72    soclib::caba::DspinInput<dspin_ram_rsp_width>*     p_dspin_ram_rsp_in;
73
74    // interrupt signals
75    sc_signal<bool>                       signal_false;
76    sc_signal<bool>                       signal_proc_it[8];
77    sc_signal<bool>                       signal_irq_mdma[8];
78    sc_signal<bool>                       signal_irq_memc;
79   
80    // INT network DSPIN signals between DSPIN routers and DSPIN local_crossbars
81    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_l2g_d; 
82    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_g2l_d; 
83    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_l2g_c;
84    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_g2l_c; 
85    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_l2g_c;
86    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_g2l_c;
87    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_l2g_d; 
88    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_g2l_d; 
89    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_l2g_c;
90    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_g2l_c;
91
92    // INT network VCI signals between VCI components and VCI local crossbar
93    VciSignals<vci_param_int>             signal_int_vci_ini_proc[8]; 
94    VciSignals<vci_param_int>             signal_int_vci_ini_mdma; 
95    VciSignals<vci_param_int>             signal_int_vci_ini_iobx; 
96
97    VciSignals<vci_param_int>             signal_int_vci_tgt_memc;
98    VciSignals<vci_param_int>             signal_int_vci_tgt_xicu;
99    VciSignals<vci_param_int>             signal_int_vci_tgt_mdma;
100    VciSignals<vci_param_int>             signal_int_vci_tgt_iobx;
101
102    VciSignals<vci_param_int>             signal_int_vci_l2g;
103    VciSignals<vci_param_int>             signal_int_vci_g2l;
104
105    // Coherence DSPIN signals between DSPIN local crossbars and CC components
106    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_memc;
107    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_memc;
108    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_memc;
109    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_proc[8];
110    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_proc[8];
111    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_proc[8];
112
113    // RAM network VCI signals between VCI components and VCI/DSPIN wrappers
114    VciSignals<vci_param_ext>             signal_ram_vci_ini_memc;
115    VciSignals<vci_param_ext>             signal_ram_vci_ini_iobx;
116    VciSignals<vci_param_ext>             signal_ram_vci_tgt_xram;
117
118    // RAM network DSPIN signals between VCI/DSPIN wrappers and routers
119    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xram_t;
120    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xram_t;
121    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_memc_i;
122    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_memc_i;
123 
124    //////////////////////////////////////
125    // Hardwate Components (pointers)
126    //////////////////////////////////////
127    VciCcVCacheWrapper<vci_param_int, 
128                       dspin_int_cmd_width,
129                       dspin_int_rsp_width,
130                       GdbServer<Mips32ElIss> >*      proc[8];
131
132    VciMemCache<vci_param_int,
133                vci_param_ext, 
134                dspin_int_rsp_width, 
135                dspin_int_cmd_width>*                 memc;
136
137    VciDspinInitiatorWrapper<vci_param_ext,
138                             dspin_ram_cmd_width,
139                             dspin_ram_rsp_width>*    memc_ram_wi;
140
141    VciXicu<vci_param_int>*                           xicu;
142
143    VciMultiDma<vci_param_int>*                       mdma;
144
145    VciLocalCrossbar<vci_param_int>*                  int_xbar_d;
146   
147    VciDspinInitiatorWrapper<vci_param_int,
148                             dspin_int_cmd_width,
149                             dspin_int_rsp_width>*    int_wi_gate_d;
150
151    VciDspinTargetWrapper<vci_param_int,
152                          dspin_int_cmd_width,
153                          dspin_int_rsp_width>*       int_wt_gate_d;
154
155    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_m2p_c;
156    DspinLocalCrossbar<dspin_int_rsp_width>*          int_xbar_p2m_c;
157    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_clack_c;
158
159    VirtualDspinRouter<dspin_int_cmd_width>*          int_router_cmd;
160    VirtualDspinRouter<dspin_int_rsp_width>*          int_router_rsp;
161
162    VciSimpleRam<vci_param_ext>*                      xram;
163
164    VciDspinTargetWrapper<vci_param_ext,
165                          dspin_ram_cmd_width,
166                          dspin_ram_rsp_width>*       xram_ram_wt;
167   
168    DspinRouterTsar<dspin_ram_cmd_width>*             ram_router_cmd;
169    DspinRouterTsar<dspin_ram_rsp_width>*             ram_router_rsp;
170
171    // IO Network Components (not instanciated in all clusters)
172
173    VciIoBridge<vci_param_int,
174                vci_param_ext>*                       iob;
175
176    VciDspinInitiatorWrapper<vci_param_ext,
177                             dspin_ram_cmd_width,
178                             dspin_ram_rsp_width>*    iob_ram_wi;
179   
180    // cluster constructor
181    TsarIobCluster( sc_module_name                     insname,
182                    size_t                             nb_procs,   
183                    size_t                             nb_dmas, 
184                    size_t                             x,             // x coordinate
185                    size_t                             y,             // y coordinate
186                    size_t                             xmax,
187                    size_t                             ymax,
188
189                    const soclib::common::MappingTable &mt_int,
190                    const soclib::common::MappingTable &mt_ext,
191                    const soclib::common::MappingTable &mt_iox,
192
193                    size_t                             x_width,       // x field  bits
194                    size_t                             y_width,       // y field  bits
195                    size_t                             l_width,       // l field  bits
196
197                    size_t                             int_memc_tgtid,
198                    size_t                             int_xicu_tgtid,
199                    size_t                             int_mdma_tgtid,
200                    size_t                             int_iobx_tgtid,
201
202                    size_t                             int_proc_srcid,
203                    size_t                             int_mdma_srcid,
204                    size_t                             int_iobx_srcid,
205
206                    size_t                             ext_xram_tgtid,
207
208                    size_t                             ext_memc_srcid,
209                    size_t                             ext_iobx_srcid,
210
211                    size_t                             memc_ways,
212                    size_t                             memc_sets,
213                    size_t                             l1_i_ways,
214                    size_t                             l1_i_sets, 
215                    size_t                             l1_d_ways,
216                    size_t                             l1_d_sets,   
217                    size_t                             xram_latency, 
218                    size_t                             xcu_nb_inputs,
219
220                    const Loader                       &loader,       // loader for XRAM
221
222                    uint32_t                           frozen_cycles, 
223                    uint32_t                           start_debug_cycle,
224                    bool                               memc_debug_ok, 
225                    bool                               proc_debug_ok, 
226                    bool                               iob0_debug_ok ); 
227
228};
229
230}}
231
232#endif
Note: See TracBrowser for help on using the repository browser.