Ignore:
Timestamp:
Oct 21, 2010, 12:02:49 PM (14 years ago)
Author:
guthmull
Message:

Don't check rsp length in case of error.
Check that the processor didn't change its mind before returning an error.

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/modules/vci_cc_xcache_wrapper_v4/caba/source/src/vci_cc_xcache_wrapper_v4.cpp

    r91 r109  
    780780            case ICACHE_ERROR:
    781781                {
     782                    if ( (addr_40)ireq.addr == (addr_40)r_icache_addr_save ) {
     783                        irsp.error          = true;
     784                        irsp.valid          = true;
     785                    }
    782786                    r_icache_fsm = ICACHE_IDLE;
    783787                    r_vci_rsp_ins_error = false;
    784                     irsp.error          = true;
    785                     irsp.valid          = true;
    786788                    break;
    787789                }
     
    15671569
    15681570                if ( p_vci_ini_rw.reop.read() ) {
    1569                     assert( (r_vci_rsp_cpt == m_icache_words - 1) &&
     1571                    assert( ((r_vci_rsp_cpt == m_icache_words - 1) ||
     1572                             p_vci_ini_rw.rerror.read() ||
     1573                             (r_vci_rsp_ins_error.read()&0x1))&&
    15701574                            "The VCI response packet for instruction miss is too short");
    15711575                    r_icache_miss_req = false;
     
    15961600                r_dcache_miss_buf[r_vci_rsp_cpt] = (data_t)p_vci_ini_rw.rdata.read();
    15971601                if ( p_vci_ini_rw.reop.read() ) {
    1598                     assert(r_vci_rsp_cpt == m_dcache_words - 1 &&
     1602                    assert( ((r_vci_rsp_cpt == m_dcache_words - 1)
     1603                             || (p_vci_ini_rw.rerror.read()&0x1)
     1604                             || r_vci_rsp_data_error.read()) &&
    15991605                            "illegal VCI response packet for data read miss");
    16001606                    r_dcache_miss_req = false;
Note: See TracChangeset for help on using the changeset viewer.