Ignore:
Timestamp:
Dec 6, 2010, 6:12:46 AM (13 years ago)
Author:
gao
Message:

Modification for synthetisable reason

Location:
trunk/modules/vci_cc_vcache_wrapper_v1/caba/source
Files:
2 edited

Legend:

Unmodified
Added
Removed

  • trunk/modules/vci_cc_vcache_wrapper_v1/caba/source/include/vci_cc_vcache_wrapper_v1.h

    r48 r119  
    6969        ICACHE_TLB1_LL_WAIT,        // 03
    7070        ICACHE_TLB1_SC_WAIT,        // 04
    71         ICACHE_TLB1_UPDT,           // 05
    72         ICACHE_TLB2_READ,           // 06
    73         ICACHE_TLB2_LL_WAIT,        // 07
    74         ICACHE_TLB2_SC_WAIT,        // 08
    75         ICACHE_TLB2_UPDT,           // 09
    76         ICACHE_TLB_FLUSH,           // 0a
    77         ICACHE_CACHE_FLUSH,         // 0b
    78         ICACHE_TLB_INVAL,           // 0c
    79         ICACHE_CACHE_INVAL,         // 0d
    80         ICACHE_CACHE_INVAL_PA,      // 0e
    81         ICACHE_MISS_WAIT,           // 0f
    82         ICACHE_UNC_WAIT,            // 10
    83         ICACHE_MISS_UPDT,           // 11
    84         ICACHE_ERROR,               // 12
    85         ICACHE_CC_INVAL,            // 13
    86         ICACHE_TLB_CC_INVAL,        // 14
     71        ICACHE_TLB1_UPDT_SEL,       // 05
     72        ICACHE_TLB1_UPDT,           // 06
     73        ICACHE_TLB2_READ,           // 07
     74        ICACHE_TLB2_LL_WAIT,        // 08
     75        ICACHE_TLB2_SC_WAIT,        // 09
     76        ICACHE_TLB2_UPDT_SEL,       // 0a
     77        ICACHE_TLB2_UPDT,           // 0b
     78        ICACHE_TLB_FLUSH,           // 0c
     79        ICACHE_CACHE_FLUSH,         // 0d
     80        ICACHE_TLB_INVAL,           // 0e
     81        ICACHE_CACHE_INVAL,         // 0f
     82        ICACHE_CACHE_INVAL_PA,      // 10
     83        ICACHE_MISS_WAIT,           // 11
     84        ICACHE_UNC_WAIT,            // 12
     85        ICACHE_MISS_UPDT,           // 13
     86        ICACHE_ERROR,               // 14
     87        ICACHE_CC_INVAL,            // 15
     88        ICACHE_TLB_CC_INVAL,        // 16
    8789    };
    8890
    … …  
    9395        DCACHE_TLB1_LL_WAIT,        // 03
    9496        DCACHE_TLB1_SC_WAIT,        // 04
    95         DCACHE_TLB1_UPDT,           // 05
    96         DCACHE_TLB2_READ,           // 06
    97         DCACHE_TLB2_LL_WAIT,        // 07
    98         DCACHE_TLB2_SC_WAIT,        // 08
    99         DCACHE_TLB2_UPDT,           // 09
    100         DCACHE_CTXT_SWITCH,         // 0a
    101         DCACHE_ICACHE_FLUSH,        // 0b
    102         DCACHE_DCACHE_FLUSH,        // 0c
    103         DCACHE_ITLB_INVAL,          // 0d
    104         DCACHE_DTLB_INVAL,          // 0e
    105         DCACHE_ICACHE_INVAL,        // 0f
    106         DCACHE_DCACHE_INVAL,        // 10
    107         DCACHE_ICACHE_INVAL_PA,     // 0f
    108         DCACHE_DCACHE_INVAL_PA,     // 10
    109         DCACHE_DCACHE_SYNC,         // 11
    110         DCACHE_LL_DIRTY_WAIT,       // 12
    111         DCACHE_SC_DIRTY_WAIT,       // 13
    112         DCACHE_WRITE_UPDT,          // 14
    113         DCACHE_WRITE_DIRTY,         // 15
    114         DCACHE_WRITE_REQ,           // 16
    115         DCACHE_MISS_WAIT,           // 17
    116         DCACHE_MISS_UPDT,           // 18
    117         DCACHE_UNC_WAIT,            // 19
    118         DCACHE_ERROR,               // 1a
    119         DCACHE_CC_CHECK,            // 1b
    120         DCACHE_CC_INVAL,            // 1c
    121         DCACHE_CC_UPDT,             // 1d
    122         DCACHE_CC_NOP,              // 1e
    123         DCACHE_TLB_CC_INVAL,        // 1f
     97        DCACHE_TLB1_UPDT_SEL,       // 05
     98        DCACHE_TLB1_UPDT,           // 06
     99        DCACHE_TLB2_READ,           // 07
     100        DCACHE_TLB2_LL_WAIT,        // 08
     101        DCACHE_TLB2_SC_WAIT,        // 09
     102        DCACHE_TLB2_UPDT_SEL,       // 0a
     103        DCACHE_TLB2_UPDT,           // 0b
     104        DCACHE_CTXT_SWITCH,         // 0c
     105        DCACHE_ICACHE_FLUSH,        // 0d
     106        DCACHE_DCACHE_FLUSH,        // 0e
     107        DCACHE_ITLB_INVAL,          // 0f
     108        DCACHE_DTLB_INVAL,          // 10
     109        DCACHE_ICACHE_INVAL,        // 11
     110        DCACHE_DCACHE_INVAL,        // 12
     111        DCACHE_ICACHE_INVAL_PA,     // 13
     112        DCACHE_DCACHE_INVAL_PA,     // 14
     113        DCACHE_DCACHE_SYNC,         // 15
     114        DCACHE_LL_DIRTY_WAIT,       // 16
     115        DCACHE_SC_DIRTY_WAIT,       // 17
     116        DCACHE_WRITE_UPDT,          // 18
     117        DCACHE_WRITE_DIRTY,         // 19
     118        DCACHE_WRITE_REQ,           // 1a
     119        DCACHE_MISS_WAIT,           // 1b
     120        DCACHE_MISS_UPDT,           // 1c
     121        DCACHE_UNC_WAIT,            // 1d
     122        DCACHE_ERROR,               // 1e
     123        DCACHE_CC_CHECK,            // 1f
     124        DCACHE_CC_INVAL,            // 20
     125        DCACHE_CC_UPDT,             // 21
     126        DCACHE_CC_NOP,              // 22
     127        DCACHE_TLB_CC_INVAL,        // 23
    124128    };
    125129
    … …  
    304308    sc_signal<bool>         r_dcache_tlb_sc_acc_req;    // used for tlb entry type update
    305309    sc_signal<bool>         r_dcache_tlb_ll_dirty_req;  // used for tlb dirty bit update
    306     sc_signal<bool>         r_dcache_tlb_sc_dirty_req;  // used for tlb dirty bit update
     310    sc_signal<bool>         r_dcache_tlb_sc_dirty_req;  // used for tlb dirty bit update
     311    sc_signal<bool>         r_dcache_sc_updt_dirty;     // used for tlb dirty bit update 
    307312    sc_signal<bool>         r_dcache_tlb_sc_fail;       // used for tlb entry sc failed
    308313    sc_signal<bool>         r_dcache_tlb_ptba_read;     // used for tlb ptba read when write dirty bit

  • trunk/modules/vci_cc_vcache_wrapper_v1/caba/source/src/vci_cc_vcache_wrapper_v1.cpp

    r104 r119  
    4141        "ICACHE_TLB1_LL_WAIT",       
    4242        "ICACHE_TLB1_SC_WAIT",     
     43        "ICACHE_TLB1_UPDT_SEL", 
    4344        "ICACHE_TLB1_UPDT", 
    4445        "ICACHE_TLB2_READ", 
    4546        "ICACHE_TLB2_LL_WAIT",       
    4647        "ICACHE_TLB2_SC_WAIT",     
     48        "ICACHE_TLB2_UPDT_SEL", 
    4749        "ICACHE_TLB2_UPDT", 
    4850        "ICACHE_TLB_FLUSH",
    … …  
    6466        "DCACHE_TLB1_LL_WAIT",
    6567        "DCACHE_TLB1_SC_WAIT",
     68        "DCACHE_TLB1_UPDT_SEL", 
    6669        "DCACHE_TLB1_UPDT", 
    6770        "DCACHE_TLB2_READ", 
    6871        "DCACHE_TLB2_LL_WAIT",
    6972        "DCACHE_TLB2_SC_WAIT",
     73        "DCACHE_TLB2_UPDT_SEL",   
    7074        "DCACHE_TLB2_UPDT",   
    7175        "DCACHE_CTXT_SWITCH",   
    … …  
    395399        r_dcache_tlb_ll_dirty_req  = false;
    396400        r_dcache_tlb_sc_dirty_req  = false;
     401        r_dcache_sc_updt_dirty     = false;     
    397402        r_dcache_tlb_sc_fail       = false;
    398403        r_dcache_tlb_ptba_read     = false;
    … …  
    614619
    615620            // multi-update or multi-invalidate for data type
    616             if ( ( (address & 0x3) != 0x3 ) && ( ! m_segment.contains(address)) )
     621            if ( ( (address&0x3) != 0x3 ) && ( ! m_segment.contains(address)) )
    617622            {
    618623                std::cout << "error in component VCI_CC_VCACHE_WRAPPER " << name() << std::endl;
    … …  
    628633                          (paddr_t)p_vci_tgt.wdata.read() * m_dcache_words * 4;
    629634
    630             if ( (address & 0x3) == 0x3 ) // broadcast invalidate for data or instruction type
     635            if ( (address&0x3) == 0x3 ) // broadcast invalidate for data or instruction type
    631636            {
    632637                if ( ! p_vci_tgt.eop.read() )
    … …  
    793798    case TGT_RSP_ICACHE:
    794799    {
    795         if ( (p_vci_tgt.rspack.read() || !r_tgt_icache_rsp.read()) && !r_tgt_icache_req.read() )
     800            if ( (p_vci_tgt.rspack.read() || !r_tgt_icache_rsp.read()) && !r_tgt_icache_req.read() )
    796801        {
    797802            r_vci_tgt_fsm = TGT_IDLE;
    … …  
    803808    case TGT_RSP_DCACHE:
    804809    {
    805         if ( (p_vci_tgt.rspack.read() || !r_tgt_dcache_rsp.read()) && !r_tgt_dcache_req.read() )
     810            if ( (p_vci_tgt.rspack.read() || !r_tgt_dcache_rsp.read()) && !r_tgt_dcache_req.read() )
    806811        {
    807812            r_vci_tgt_fsm = TGT_IDLE;
    … …  
    12081213                                {
    12091214                                r_icache_pte_update = r_icache_miss_buf[0];
    1210                                 r_icache_fsm        = ICACHE_TLB1_UPDT;
     1215                                r_icache_fsm        = ICACHE_TLB1_UPDT_SEL;
    12111216                                }
    12121217                                else
    … …  
    12241229                                {
    12251230                                r_icache_pte_update = r_icache_miss_buf[0];
    1226                                 r_icache_fsm        = ICACHE_TLB1_UPDT;
     1231                                r_icache_fsm        = ICACHE_TLB1_UPDT_SEL;
    12271232                                }
    12281233                                else
    … …  
    13561361                    else
    13571362                    {
    1358                         r_icache_fsm = ICACHE_TLB1_UPDT;
     1363                        r_icache_fsm = ICACHE_TLB1_UPDT_SEL;
    13591364                    }
    13601365            }
    … …  
    13621367            break;
    13631368    }
    1364     //////////////////////
    1365     case ICACHE_TLB1_UPDT:
     1369    //////////////////////////
     1370    case ICACHE_TLB1_UPDT_SEL:
    13661371    {
    13671372        if ( ireq.valid ) m_cost_ins_tlb_miss_frz++;
    … …  
    13751380        }
    13761381
    1377         // TLB update and invalidate different PTE
    1378         if ( !r_icache_inval_tlb_rsp && !r_icache_cleanup_req )
    1379         {
    1380             paddr_t victim_index = 0;
    1381             r_icache_cleanup_req = icache_tlb.update1(r_icache_pte_update,r_icache_vaddr_req.read(),(r_icache_paddr_save.read() >> (uint32_log2(m_icache_words)+2)),&victim_index);
    1382             r_icache_cleanup_line = victim_index;
    1383             r_icache_cleanup_type = TLB_CLEANUP;
    1384             m_cpt_cc_cleanup_ins++;
    1385             r_icache_fsm = ICACHE_IDLE;
    1386         }
    1387        
    13881382        // TLB update and invalidate same PTE
    13891383        if ( r_icache_inval_tlb_rsp )                                 
    … …  
    13921386            r_icache_fsm = ICACHE_IDLE;
    13931387        }
     1388
     1389        // TLB update and invalidate different PTE
     1390        if ( !r_icache_cleanup_req )
     1391        {
     1392            size_t way = 0;
     1393            size_t set = 0;
     1394            paddr_t victim_index = 0;
     1395
     1396            bool cleanup = icache_tlb.select1((r_icache_vaddr_req.read()>> PAGE_M_NBITS),&victim_index,&way,&set);
     1397            r_icache_way = way;
     1398            r_icache_set = set;
     1399            if (cleanup)
     1400            {
     1401                r_icache_cleanup_req = true;
     1402                r_icache_cleanup_line = victim_index;
     1403                r_icache_cleanup_type = TLB_CLEANUP;
     1404                m_cpt_cc_cleanup_ins++;
     1405            }
     1406            r_icache_fsm = ICACHE_TLB1_UPDT;
     1407        }
     1408        break;
     1409    }
     1410    /////////////////////
     1411    case ICACHE_TLB1_UPDT:
     1412    {
     1413        if ( ireq.valid ) m_cost_ins_tlb_miss_frz++;
     1414
     1415            icache_tlb.update(r_icache_pte_update,r_icache_vaddr_req.read(),r_icache_way.read(),r_icache_set.read(),(r_icache_paddr_save.read() >> (uint32_log2(m_dcache_words)+2)));
     1416        r_icache_fsm = ICACHE_IDLE;
    13941417        break;
    13951418    }
    … …  
    14451468                                if ( (r_icache_miss_buf[0] & PTE_L_MASK ) >> PTE_L_SHIFT ) // L bit is set
    14461469                                {
    1447                                 r_icache_fsm        = ICACHE_TLB2_UPDT;
     1470                                r_icache_fsm        = ICACHE_TLB2_UPDT_SEL;
    14481471                                r_icache_pte_update = r_icache_miss_buf[0];
    14491472                                }
    … …  
    14611484                                if ( (r_icache_miss_buf[0] & PTE_R_MASK ) >> PTE_R_SHIFT ) // R bit is set
    14621485                                {
    1463                                 r_icache_fsm        = ICACHE_TLB2_UPDT;
     1486                                r_icache_fsm        = ICACHE_TLB2_UPDT_SEL;
    14641487                                r_icache_pte_update = r_icache_miss_buf[0];
    14651488                                }
    … …  
    15951618                    else
    15961619                    {
    1597                         r_icache_fsm = ICACHE_TLB2_UPDT;
     1620                        r_icache_fsm = ICACHE_TLB2_UPDT_SEL;
    15981621                    }
    15991622            }
    16001623        }
    16011624            break;
     1625    }
     1626    //////////////////////////
     1627    case ICACHE_TLB2_UPDT_SEL:
     1628    {
     1629        if ( ireq.valid ) m_cost_ins_tlb_miss_frz++;
     1630
     1631        // external cache invalidate request
     1632        if ( r_tgt_icache_req )
     1633        {
     1634            r_icache_fsm = ICACHE_CC_INVAL;
     1635            r_icache_fsm_save = r_icache_fsm;
     1636            break;
     1637        }
     1638
     1639        // TLB update and invalidate same PTE
     1640        if ( r_icache_inval_tlb_rsp )                           
     1641        {
     1642            r_icache_inval_tlb_rsp = false;
     1643            r_icache_fsm = ICACHE_IDLE;
     1644        }
     1645
     1646        // TLB update and invalidate different PTE
     1647        if ( !r_icache_cleanup_req )
     1648        {
     1649            size_t way = 0;
     1650            size_t set = 0;
     1651            paddr_t victim_index = 0;
     1652
     1653            bool cleanup = icache_tlb.select1((r_icache_vaddr_req.read()>> PAGE_K_NBITS),&victim_index,&way,&set);
     1654            r_icache_way = way;
     1655            r_icache_set = set;
     1656            if (cleanup)
     1657            {
     1658                r_icache_cleanup_req = true;
     1659                r_icache_cleanup_line = victim_index;
     1660                r_icache_cleanup_type = TLB_CLEANUP;
     1661                m_cpt_cc_cleanup_ins++;
     1662            }
     1663            r_icache_fsm = ICACHE_TLB2_UPDT;
     1664        }
     1665
     1666        break;
    16021667    }
    16031668    /////////////////////
    16041669    case ICACHE_TLB2_UPDT:
    16051670    {
    1606         if ( ireq.valid ) m_cost_ins_tlb_miss_frz++;
    1607 
    1608         // external cache invalidate request
    1609         if ( r_tgt_icache_req )
    1610         {
    1611             r_icache_fsm = ICACHE_CC_INVAL;
    1612             r_icache_fsm_save = r_icache_fsm;
    1613             break;
    1614         }
    1615 
    1616         // TLB update and invalidate different PTE
    1617 
    1618         if ( !r_icache_inval_tlb_rsp && !r_icache_cleanup_req )
    1619         {
    1620             paddr_t victim_index = 0;
    1621             r_icache_cleanup_req = icache_tlb.update1(r_icache_pte_update,r_icache_miss_buf[1],r_icache_vaddr_req.read(),(r_icache_paddr_save.read() >> (uint32_log2(m_icache_words)+2)),&victim_index);
    1622             r_icache_cleanup_line = victim_index;
    1623             r_icache_cleanup_type = TLB_CLEANUP;
    1624             m_cpt_cc_cleanup_ins++;
    1625             r_icache_fsm = ICACHE_IDLE;
    1626         }
    1627 
    1628         // TLB update and invalidate same PTE
    1629         if ( r_icache_inval_tlb_rsp )                           
    1630         {
    1631             r_icache_inval_tlb_rsp = false;
    1632             r_icache_fsm = ICACHE_IDLE;
    1633         }
     1671        icache_tlb.update(r_icache_pte_update,r_icache_miss_buf[1],r_icache_vaddr_req.read(),r_icache_way.read(),r_icache_set.read(),(r_icache_paddr_save.read() >> (uint32_log2(m_icache_words)+2)));
     1672        r_icache_fsm = ICACHE_IDLE;
    16341673        break;
    16351674    }
    … …  
    16621701                }
    16631702                if (clean) break;
     1703                set = 0;
    16641704            }
    16651705
    … …  
    17111751                }
    17121752                if (clean) break;
     1753                set = 0;
    17131754            }
    17141755            if (way == m_icache_ways)
    … …  
    20162057
    20172058        // invalidate cache
    2018         if( (( r_icache_fsm_save.read() == ICACHE_TLB1_READ )   || ( r_icache_fsm_save.read() == ICACHE_TLB2_READ )    ||
    2019              ( r_icache_fsm_save.read() == ICACHE_TLB1_LL_WAIT )|| ( r_icache_fsm_save.read() == ICACHE_TLB2_LL_WAIT ) ||
    2020              ( r_icache_fsm_save.read() == ICACHE_TLB1_SC_WAIT )|| ( r_icache_fsm_save.read() == ICACHE_TLB2_SC_WAIT ) ||
    2021              ( r_icache_fsm_save.read() == ICACHE_TLB1_UPDT )   || ( r_icache_fsm_save.read() == ICACHE_TLB2_UPDT ))   &&
     2059        if( (( r_icache_fsm_save.read() == ICACHE_TLB1_READ )     || ( r_icache_fsm_save.read() == ICACHE_TLB2_READ )    ||
     2060             ( r_icache_fsm_save.read() == ICACHE_TLB1_LL_WAIT )  || ( r_icache_fsm_save.read() == ICACHE_TLB2_LL_WAIT ) ||
     2061             ( r_icache_fsm_save.read() == ICACHE_TLB1_SC_WAIT )  || ( r_icache_fsm_save.read() == ICACHE_TLB2_SC_WAIT ) ||
     2062             ( r_icache_fsm_save.read() == ICACHE_TLB1_UPDT_SEL ) || ( r_icache_fsm_save.read() == ICACHE_TLB2_UPDT_SEL ))   &&
    20222063            ((r_icache_paddr_save.read() & ~((m_icache_words<<2)-1)) == r_tgt_addr.read()) )
    20232064        {
    … …  
    20322073
    20332074        if( (/*( r_icache_fsm_save == ICACHE_TLB1_READ )   || ( r_icache_fsm_save == ICACHE_TLB2_READ ) ||*/
    2034              ( r_icache_fsm_save.read() == ICACHE_TLB1_LL_WAIT )|| ( r_icache_fsm_save.read() == ICACHE_TLB2_LL_WAIT ) ||
    2035              ( r_icache_fsm_save.read() == ICACHE_TLB1_SC_WAIT )|| ( r_icache_fsm_save.read() == ICACHE_TLB2_SC_WAIT ) ||
    2036              ( r_icache_fsm_save.read() == ICACHE_TLB1_UPDT )   || ( r_icache_fsm_save.read() == ICACHE_TLB2_UPDT ))   &&
     2075             ( r_icache_fsm_save.read() == ICACHE_TLB1_LL_WAIT )  || ( r_icache_fsm_save.read() == ICACHE_TLB2_LL_WAIT ) ||
     2076             ( r_icache_fsm_save.read() == ICACHE_TLB1_SC_WAIT )  || ( r_icache_fsm_save.read() == ICACHE_TLB2_SC_WAIT ) ||
     2077             ( r_icache_fsm_save.read() == ICACHE_TLB1_UPDT_SEL ) || ( r_icache_fsm_save.read() == ICACHE_TLB2_UPDT_SEL ))   &&
    20372078            ((r_icache_paddr_save.read() & ~((m_icache_words<<2)-1)) == r_tgt_addr.read()) )
    20382079        {
    … …  
    26212662                            else
    26222663                            {
    2623                                 r_dcache_unc_req = true;
    2624                                 r_dcache_fsm = DCACHE_UNC_WAIT;
    2625                                 m_cpt_unc_read++;
     2664                                if ( (dreq.type == iss_t::DATA_SC) && !dcache_pte_info.d && (r_mmu_mode.read() & DATA_TLB_MASK) )   // dirty bit update required
     2665                                {
     2666                                    m_cpt_data_tlb_update_dirty++;
     2667                                    m_cost_data_tlb_update_dirty_frz++;     
     2668                                    r_dcache_sc_updt_dirty = true;                       
     2669                                    if (dcache_tlb.getpagesize(dcache_tlb_way, dcache_tlb_set))
     2670                                    {
     2671                                        r_dcache_pte_update = dcache_tlb.getpte(dcache_tlb_way, dcache_tlb_set) | PTE_D_MASK;
     2672                                        r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
     2673                                        r_dcache_tlb_ll_dirty_req = true;
     2674                                        r_dcache_fsm = DCACHE_LL_DIRTY_WAIT;
     2675                                    }
     2676                                    else
     2677                                    {   
     2678                                        if (dcache_hit_p)
     2679                                        {
     2680                                            r_dcache_pte_update = dcache_tlb.getpte(dcache_tlb_way, dcache_tlb_set) | PTE_D_MASK;
     2681                                            r_dcache_tlb_paddr = (paddr_t)r_dcache_ptba_save | (paddr_t)(((dreq.addr&PTD_ID2_MASK)>>PAGE_K_NBITS) << 3);
     2682                                            r_dcache_tlb_ll_dirty_req = true;
     2683                                            r_dcache_fsm = DCACHE_LL_DIRTY_WAIT;
     2684                                        }
     2685                                        else    // get PTBA to calculate the physical address of PTE
     2686                                        {
     2687                                            data_t ptba;
     2688                                            if (r_dcache.read((paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2), &ptba))
     2689                                            {
     2690                                                r_dcache_pte_update = dcache_tlb.getpte(dcache_tlb_way, dcache_tlb_set) | PTE_D_MASK;
     2691                                                                r_dcache_tlb_paddr = (paddr_t)(ptba & ((1<<(m_paddr_nbits - PAGE_K_NBITS))-1)) << PAGE_K_NBITS |
     2692                                     (paddr_t)(((dreq.addr & PTD_ID2_MASK) >> PAGE_K_NBITS) << 3);
     2693                                                r_dcache_tlb_ll_dirty_req = true;
     2694                                                r_dcache_fsm = DCACHE_LL_DIRTY_WAIT;                                               
     2695                                            }   
     2696                                            else
     2697                                            {   
     2698                                                r_dcache_pte_update = dcache_tlb.getpte(dcache_tlb_way, dcache_tlb_set) | PTE_D_MASK;
     2699                                                r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
     2700                                                r_dcache_tlb_read_req = true;
     2701                                                r_dcache_tlb_first_req = true;
     2702                                                r_dcache_tlb_ptba_read = true;
     2703                                                r_dcache_fsm = DCACHE_TLB1_READ;
     2704                                            }
     2705                                        }
     2706                                    }
     2707                                }
     2708                                else
     2709                                {
     2710                                    r_dcache_unc_req = true;
     2711                                    r_dcache_fsm = DCACHE_UNC_WAIT;
     2712                                    m_cpt_unc_read++;
     2713                                }
    26262714                                m_cost_unc_read_frz++;
    26272715                            }
    … …  
    26612749                                {
    26622750                                    r_dcache_pte_update = dcache_tlb.getpte(dcache_tlb_way, dcache_tlb_set) | PTE_D_MASK;
    2663                                     r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
    2664                                     r_dcache_tlb_read_req = true;
    2665                                     r_dcache_tlb_first_req = true;
    2666                                     r_dcache_tlb_ptba_read = true;
    2667                                     r_dcache_fsm = DCACHE_TLB1_READ;
     2751                                                data_t ptba;
     2752                                        if (r_dcache.read((paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2), &ptba))
     2753                                                {
     2754                                                    r_dcache_tlb_paddr = (paddr_t)(ptba & ((1<<(m_paddr_nbits - PAGE_K_NBITS))-1)) << PAGE_K_NBITS | (paddr_t)(((dreq.addr & PTD_ID2_MASK) >> PAGE_K_NBITS) << 3);
     2755                                        r_dcache_tlb_ll_dirty_req = true;
     2756                                        r_dcache_fsm = DCACHE_LL_DIRTY_WAIT;
     2757                                                }
     2758                                                    else
     2759                                                    {
     2760                                        r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
     2761                                        r_dcache_tlb_read_req = true;
     2762                                        r_dcache_tlb_first_req = true;
     2763                                        r_dcache_tlb_ptba_read = true;
     2764                                        r_dcache_fsm = DCACHE_TLB1_READ;
     2765                                                    }
    26682766                                }
    26692767                            }
    … …  
    27912889                        else
    27922890                        {
    2793                             r_dcache_pte_update = dcache_tlb.getpte(r_dcache_tlb_way_save, r_dcache_tlb_set_save) | PTE_D_MASK;
    2794                             r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
    2795                             r_dcache_tlb_read_req = true;
    2796                             r_dcache_tlb_first_req = true;
    2797                             r_dcache_tlb_ptba_read = true;
    2798                             r_dcache_fsm = DCACHE_TLB1_READ;
     2891                                r_dcache_pte_update = dcache_tlb.getpte(r_dcache_tlb_way_save, r_dcache_tlb_set_save) | PTE_D_MASK;
     2892                                        data_t ptba;
     2893                                if (r_dcache.read((paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2), &ptba))
     2894                                        {
     2895                                    r_dcache_tlb_paddr = (paddr_t)(ptba & ((1<<(m_paddr_nbits - PAGE_K_NBITS))-1)) << PAGE_K_NBITS | (paddr_t)(((dreq.addr & PTD_ID2_MASK) >> PAGE_K_NBITS) << 3);
     2896                                r_dcache_tlb_ll_dirty_req = true;
     2897                                r_dcache_fsm = DCACHE_LL_DIRTY_WAIT;
     2898                                        }
     2899                                        else
     2900                                        {
     2901                                r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
     2902                                r_dcache_tlb_read_req = true;
     2903                                r_dcache_tlb_first_req = true;
     2904                                r_dcache_tlb_ptba_read = true;
     2905                                r_dcache_fsm = DCACHE_TLB1_READ;
     2906                                        }
    27992907                        }
    28002908                    }
    … …  
    28472955                        if (r_dcache_inval_tlb_rsp) r_dcache_inval_tlb_rsp = false;
    28482956                        if (r_dcache_inval_rsp) r_dcache_inval_rsp = false;
     2957                        if (r_dcache_sc_updt_dirty) r_dcache_sc_updt_dirty = false;
    28492958            }
    28502959            else
    … …  
    28652974                            if (r_dcache_inval_tlb_rsp) r_dcache_inval_tlb_rsp = false;
    28662975                            if (r_dcache_inval_rsp) r_dcache_inval_rsp = false;
     2976                    if (r_dcache_sc_updt_dirty) r_dcache_sc_updt_dirty = false;
    28672977                }
    28682978                else if ( r_dcache_inval_tlb_rsp )
    … …  
    28702980                    r_dcache_inval_tlb_rsp = false;
    28712981                    r_dcache_fsm = DCACHE_IDLE;
     2982                            if (r_dcache_sc_updt_dirty) r_dcache_sc_updt_dirty = false;
    28722983                }
    28732984                    else if ( r_dcache_inval_rsp )
    … …  
    28752986                        r_dcache_inval_rsp = false;
    28762987                        r_dcache_fsm = DCACHE_IDLE;
     2988                            if (r_dcache_sc_updt_dirty) r_dcache_sc_updt_dirty = false;
    28772989                    }
    28782990                    else
    … …  
    29153027                        if (r_dcache_inval_tlb_rsp) r_dcache_inval_tlb_rsp = false;
    29163028                        if (r_dcache_inval_rsp) r_dcache_inval_rsp = false;
     3029                        if (r_dcache_sc_updt_dirty) r_dcache_sc_updt_dirty = false;
    29173030            }
    29183031            else
    … …  
    29233036                    r_dcache_inval_tlb_rsp = false;
    29243037                    if (r_dcache_tlb_sc_fail) r_dcache_tlb_sc_fail = false;
     3038                            if (r_dcache_sc_updt_dirty) r_dcache_sc_updt_dirty = false;
    29253039                    r_dcache_fsm = DCACHE_IDLE;
    29263040                }
    … …  
    29293043                        r_dcache_inval_rsp = false;
    29303044                    if (r_dcache_tlb_sc_fail) r_dcache_tlb_sc_fail = false;
     3045                            if (r_dcache_sc_updt_dirty) r_dcache_sc_updt_dirty = false;
    29313046                        r_dcache_fsm = DCACHE_IDLE;
    29323047                    }
    … …  
    29773092                        if (r_dcache_inval_tlb_rsp) r_dcache_inval_tlb_rsp = false;
    29783093                        if (r_dcache_inval_rsp) r_dcache_inval_rsp = false;     
     3094                if ( r_dcache_tlb_ptba_read ) r_dcache_tlb_ptba_read = false;
    29793095                        break;
    29803096            }
    … …  
    29883104                m_cpt_cc_cleanup_data++;
    29893105                r_dcache_inval_tlb_rsp = false;
     3106                if ( r_dcache_tlb_ptba_read ) r_dcache_tlb_ptba_read = false;
    29903107                        break;
    29913108            }
    … …  
    30473164                        {
    30483165                        r_dcache_pte_update = r_dcache_miss_buf[0];
    3049                         r_dcache_fsm        = DCACHE_TLB1_UPDT;
     3166                        r_dcache_fsm        = DCACHE_TLB1_UPDT_SEL;
    30503167                        }
    30513168                        else
    … …  
    30633180                        {
    30643181                        r_dcache_pte_update = r_dcache_miss_buf[0];
    3065                         r_dcache_fsm        = DCACHE_TLB1_UPDT;
     3182                        r_dcache_fsm        = DCACHE_TLB1_UPDT_SEL;
    30663183                        }
    30673184                        else
    … …  
    31893306                    else
    31903307                    {
    3191                         r_dcache_fsm = DCACHE_TLB1_UPDT;
     3308                        r_dcache_fsm = DCACHE_TLB1_UPDT_SEL;
    31923309                    }
    31933310            }
    31943311        }
    31953312            break;
     3313    }
     3314    //////////////////////
     3315    case DCACHE_TLB1_UPDT_SEL:
     3316    {
     3317        if ( dreq.valid ) m_cost_data_tlb_miss_frz++;
     3318
     3319        // external cache invalidate request
     3320        if ( r_tgt_dcache_req )   
     3321        {
     3322            r_dcache_fsm = DCACHE_CC_CHECK;
     3323            r_dcache_fsm_save = r_dcache_fsm;
     3324            break;
     3325        }
     3326       
     3327        // TLB update and invalidate same PTE
     3328        if ( r_dcache_inval_tlb_rsp )                                 
     3329        {
     3330            r_dcache_inval_tlb_rsp = false;
     3331            r_dcache_fsm = DCACHE_IDLE;
     3332        }
     3333
     3334        // TLB update and invalidate different PTE
     3335        if ( !r_dcache_cleanup_req )
     3336        {
     3337            size_t way = 0;
     3338            size_t set = 0;
     3339            paddr_t victim_index = 0;
     3340            bool cleanup = dcache_tlb.select1((dreq.addr >> PAGE_M_NBITS),&victim_index,&way,&set);
     3341            r_dcache_way = way;
     3342            r_dcache_set = set;
     3343            if (cleanup)
     3344            {
     3345                r_dcache_cleanup_req = true;
     3346                r_dcache_cleanup_line = victim_index;
     3347                r_dcache_cleanup_type = TLB_CLEANUP;
     3348                m_cpt_cc_cleanup_data++;
     3349            }
     3350            r_dcache_fsm = DCACHE_TLB1_UPDT;
     3351        }
     3352        break;
    31963353    }
    31973354    //////////////////////
    … …  
    32003357        if ( dreq.valid ) m_cost_data_tlb_miss_frz++;
    32013358
    3202         // external cache invalidate request
    3203         if ( r_tgt_dcache_req )   
    3204         {
    3205             r_dcache_fsm = DCACHE_CC_CHECK;
    3206             r_dcache_fsm_save = r_dcache_fsm;
    3207             break;
    3208         }
    3209        
    3210         // TLB update and invalidate different PTE
    3211         if ( !r_dcache_inval_tlb_rsp && !r_dcache_cleanup_req)
    3212         {
    3213             paddr_t victim_index = 0;
    3214             r_dcache_cleanup_req = dcache_tlb.update1(r_dcache_pte_update,dreq.addr,(r_dcache_tlb_paddr.read() >> (uint32_log2(m_dcache_words)+2)),&victim_index);
    3215             r_dcache_cleanup_line = victim_index;
    3216             r_dcache_cleanup_type = TLB_CLEANUP;
    3217             m_cpt_cc_cleanup_data++;
    3218             r_dcache_fsm = DCACHE_IDLE;
    3219         }
    3220 
    3221         // TLB update and invalidate same PTE
    3222         if ( r_dcache_inval_tlb_rsp )                                 
    3223         {
    3224             r_dcache_inval_tlb_rsp = false;
    3225             r_dcache_fsm = DCACHE_IDLE;
    3226         }
     3359        dcache_tlb.update(r_dcache_pte_update,dreq.addr,r_dcache_way.read(),r_dcache_set.read(),(r_dcache_tlb_paddr.read() >> (uint32_log2(m_dcache_words)+2)));
     3360        r_dcache_fsm = DCACHE_IDLE;
    32273361        break;
    32283362    }
    … …  
    32933427                {
    32943428                r_dcache_pte_update = r_dcache_miss_buf[0];
    3295                     r_dcache_fsm = DCACHE_TLB2_UPDT;
     3429                    r_dcache_fsm = DCACHE_TLB2_UPDT_SEL;
    32963430                }
    32973431            else
    … …  
    33023436                        {
    33033437                        r_dcache_pte_update = r_dcache_miss_buf[0];
    3304                         r_dcache_fsm        = DCACHE_TLB2_UPDT;
     3438                        r_dcache_fsm        = DCACHE_TLB2_UPDT_SEL;
    33053439                        }
    33063440                        else
    … …  
    33183452                        {
    33193453                        r_dcache_pte_update = r_dcache_miss_buf[0];
    3320                         r_dcache_fsm        = DCACHE_TLB2_UPDT;
     3454                        r_dcache_fsm        = DCACHE_TLB2_UPDT_SEL;
    33213455                        }
    33223456                        else
    … …  
    34443578                    else
    34453579                    {
    3446                         r_dcache_fsm = DCACHE_TLB2_UPDT;
     3580                        r_dcache_fsm = DCACHE_TLB2_UPDT_SEL;
    34473581                    }
    34483582            }
    34493583        }
    34503584            break;
     3585    }
     3586    //////////////////////////
     3587    case DCACHE_TLB2_UPDT_SEL: 
     3588    {
     3589        if ( dreq.valid ) m_cost_data_tlb_miss_frz++;
     3590
     3591        // external cache invalidate request
     3592        if ( r_tgt_dcache_req )   
     3593        {
     3594            r_dcache_fsm = DCACHE_CC_CHECK;
     3595            r_dcache_fsm_save = r_dcache_fsm;
     3596            break;
     3597        }   
     3598     
     3599        // TLB update and invalidate same PTE
     3600        if ( r_dcache_inval_tlb_rsp )                                 
     3601        {
     3602            r_dcache_inval_tlb_rsp = false;
     3603            r_dcache_fsm = DCACHE_IDLE;
     3604        }
     3605
     3606        // TLB update and invalidate different PTE
     3607        if ( !r_dcache_cleanup_req )
     3608        {
     3609            size_t way = 0;
     3610            size_t set = 0;
     3611            paddr_t victim_index = 0;
     3612            bool cleanup = dcache_tlb.select1((dreq.addr >> PAGE_K_NBITS),&victim_index,&way,&set);           
     3613            r_dcache_way = way;
     3614            r_dcache_set = set;
     3615            if (cleanup)
     3616            {
     3617                r_dcache_cleanup_req = true;
     3618                r_dcache_cleanup_line = victim_index;
     3619                r_dcache_cleanup_type = TLB_CLEANUP;
     3620                m_cpt_cc_cleanup_data++;
     3621            }
     3622            r_dcache_fsm = DCACHE_TLB2_UPDT;
     3623        }
     3624        break;
    34513625    }
    34523626    //////////////////////
    … …  
    34553629        if ( dreq.valid ) m_cost_data_tlb_miss_frz++;
    34563630
    3457         // external cache invalidate request
    3458         if ( r_tgt_dcache_req )   
    3459         {
    3460             r_dcache_fsm = DCACHE_CC_CHECK;
    3461             r_dcache_fsm_save = r_dcache_fsm;
    3462             break;
    3463         }       
    3464 
    3465         // TLB update and invalidate different PTE
    3466         if ( !r_dcache_inval_tlb_rsp && !r_dcache_cleanup_req)
    3467         {
    3468             paddr_t victim_index = 0;
    3469             r_dcache_cleanup_req = dcache_tlb.update1(r_dcache_pte_update,r_dcache_miss_buf[1],dreq.addr,(r_dcache_tlb_paddr.read() >> (uint32_log2(m_dcache_words)+2)),&victim_index);
    3470             r_dcache_cleanup_line = victim_index;
    3471             r_dcache_cleanup_type = TLB_CLEANUP;
    3472             m_cpt_cc_cleanup_data++;
    3473             r_dcache_fsm = DCACHE_IDLE;
    3474         }
    3475 
    3476         // TLB update and invalidate same PTE
    3477         if ( r_dcache_inval_tlb_rsp )                                 
    3478         {
    3479             r_dcache_inval_tlb_rsp = false;
    3480             r_dcache_fsm = DCACHE_IDLE;
    3481         }
     3631        dcache_tlb.update(r_dcache_pte_update,r_dcache_miss_buf[1],dreq.addr,r_dcache_way.read(),r_dcache_set.read(),(r_dcache_tlb_paddr.read() >> (uint32_log2(m_dcache_words)+2)));
     3632        r_dcache_fsm = DCACHE_IDLE;
    34823633        break;
    34833634    }
    … …  
    35103661                }
    35113662                if (clean) break;
     3663                set = 0;
    35123664            }
    35133665
    … …  
    35793731                }
    35803732                if (clean) break;
     3733                set = 0;
    35813734            }
    35823735
    … …  
    38744027                {
    38754028                    r_dcache_pte_update = dcache_tlb.getpte(r_dcache_tlb_way_save, r_dcache_tlb_set_save) | PTE_D_MASK;
    3876                     r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
    3877                     r_dcache_tlb_ptba_read = true;
    3878                     r_dcache_tlb_read_req = true;
    3879                     r_dcache_tlb_first_req = true;
    3880                     r_dcache_fsm = DCACHE_TLB1_READ;
     4029                            data_t ptba;
     4030                    if (r_dcache.read((paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2), &ptba))
     4031                            {
     4032                        r_dcache_tlb_paddr = (paddr_t)(ptba & ((1<<(m_paddr_nbits - PAGE_K_NBITS))-1)) << PAGE_K_NBITS | (paddr_t)(((dreq.addr & PTD_ID2_MASK) >> PAGE_K_NBITS) << 3);
     4033                        r_dcache_tlb_ll_dirty_req = true;
     4034                        r_dcache_fsm = DCACHE_LL_DIRTY_WAIT;
     4035                       
     4036                            }
     4037                            else
     4038                            {
     4039                        r_dcache_tlb_paddr = (paddr_t)r_mmu_ptpr << (INDEX1_NBITS+2) | (paddr_t)((dreq.addr>>PAGE_M_NBITS)<<2);
     4040                        r_dcache_tlb_ptba_read = true;
     4041                        r_dcache_tlb_read_req = true;
     4042                        r_dcache_tlb_first_req = true;
     4043                        r_dcache_fsm = DCACHE_TLB1_READ;
     4044                            }
    38814045                }
    38824046            }       
    … …  
    39064070        {
    39074071            r_dcache_fsm = DCACHE_IDLE;
     4072                if ( r_dcache_sc_updt_dirty ) r_dcache_sc_updt_dirty = false;
    39084073            r_dcache_inval_tlb_rsp = false;
    39094074                break;
    39104075        }
    39114076        dcache_tlb.setdirty(r_dcache_tlb_way_save, r_dcache_tlb_set_save);
    3912         r_dcache_fsm = DCACHE_WRITE_REQ;
    3913         drsp.valid = true;
    3914         drsp.rdata = 0;
     4077            if (  r_dcache_sc_updt_dirty )
     4078            {
     4079                r_dcache_sc_updt_dirty = false;
     4080            r_dcache_unc_req = true;
     4081            r_dcache_fsm = DCACHE_UNC_WAIT;
     4082            m_cpt_unc_read++;
     4083            }
     4084            else
     4085            {
     4086            r_dcache_fsm = DCACHE_WRITE_REQ;
     4087            drsp.valid = true;
     4088            drsp.rdata = 0;     
     4089            }   
    39154090        break;
    39164091    }
    … …  
    40934268             ( r_dcache_fsm_save.read() == DCACHE_TLB1_LL_WAIT )  || ( r_dcache_fsm_save.read() == DCACHE_TLB2_LL_WAIT )     ||
    40944269             ( r_dcache_fsm_save.read() == DCACHE_TLB1_SC_WAIT )  || ( r_dcache_fsm_save.read() == DCACHE_TLB2_SC_WAIT )     ||
    4095              ( r_dcache_fsm_save.read() == DCACHE_TLB1_UPDT )     || ( r_dcache_fsm_save.read() == DCACHE_TLB2_UPDT )        ||
     4270             ( r_dcache_fsm_save.read() == DCACHE_TLB1_UPDT_SEL ) || ( r_dcache_fsm_save.read() == DCACHE_TLB2_UPDT_SEL )    ||
    40964271             ( r_dcache_fsm_save.read() == DCACHE_LL_DIRTY_WAIT ) || ( r_dcache_fsm_save.read() == DCACHE_SC_DIRTY_WAIT )    ||
    40974272                 ( r_dcache_fsm_save.read() == DCACHE_WRITE_DIRTY )) &&
    … …  
    41114286             ( r_dcache_fsm_save.read() == DCACHE_TLB1_LL_WAIT )     || ( r_dcache_fsm_save.read() == DCACHE_TLB2_LL_WAIT )     ||
    41124287             ( r_dcache_fsm_save.read() == DCACHE_TLB1_SC_WAIT )     || ( r_dcache_fsm_save.read() == DCACHE_TLB2_SC_WAIT )     ||
    4113              ( r_dcache_fsm_save.read() == DCACHE_TLB1_UPDT )        || ( r_dcache_fsm_save.read() == DCACHE_TLB2_UPDT )        ||
     4288             ( r_dcache_fsm_save.read() == DCACHE_TLB1_UPDT_SEL )    || ( r_dcache_fsm_save.read() == DCACHE_TLB2_UPDT_SEL )    ||
    41144289             ( r_dcache_fsm_save.read() == DCACHE_LL_DIRTY_WAIT )    || ( r_dcache_fsm_save.read() == DCACHE_SC_DIRTY_WAIT )    ||
    41154290                 ( r_dcache_fsm_save.read() == DCACHE_WRITE_DIRTY )) &&
    … …  
    50995274             << "p_vci_tgt.reop:" << p_vci_tgt.reop
    51005275             << std::endl;
    5101 
    51025276#endif
    51035277}
Note: See TracChangeset for help on using the changeset viewer.