Ignore:
Timestamp:
Jul 17, 2009, 10:59:05 AM (15 years ago)
Author:
rosiere
Message:

1) Add Vhdl component
2) Inhib VHDL Seltest interface

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/IPs/systemC/processor/Morpheo/Behavioural/include/Allocation.h

    r128 r135  
    154154
    155155#define ALLOC0_INTERFACE_END()
     156
     157#ifdef VHDL_TESTBENCH
     158#define INTERFACE0_TEST(value)                  \
     159  do                                            \
     160    {                                           \
     161      interface->make_testbench(value);         \
     162    } while(0)
     163#else
     164#define INTERFACE0_TEST(value)
     165#endif
    156166
    157167#define ALLOC0_VAL_ACK_IN(  sig, name, type)                            \
     
    351361      delete [] interface;                                              \
    352362    } while (0)
     363
     364#ifdef VHDL_TESTBENCH
     365#define INTERFACE1_TEST(value,x1)               \
     366  do                                            \
     367    {                                           \
     368      for (uint32_t it1=0; it1<x1; it1++)       \
     369        interface [it1]->make_testbench(value); \
     370    } while(0)
     371#else
     372#define INTERFACE1_TEST(value,x1)
     373#endif
    353374
    354375#define ALLOC1_VAL_ACK_IN( sig, name, type)                             \
     
    571592      delete [] interface;                                              \
    572593    } while (0)
     594
     595#ifdef VHDL_TESTBENCH
     596#define INTERFACE2_TEST(value,x1,x2)                   \
     597  do                                                    \
     598    {                                                   \
     599      for (uint32_t it1=0; it1<x1; it1++)               \
     600        for (uint32_t it2=0; it2<x2; it2++)             \
     601          interface [it1][it2]->make_testbench(value);  \
     602    } while(0)
     603#else
     604#define INTERFACE2_TEST(value,x1,x2)
     605#endif
    573606
    574607#define _ALLOC2_VAL_ACK_IN( sig, name, type, x1, x2)                    \
     
    861894    } while (0)
    862895
     896#ifdef VHDL_TESTBENCH
     897#define INTERFACE3_TEST(value,x1,x2,x3)                         \
     898  do                                                            \
     899    {                                                           \
     900      for (uint32_t it1=0; it1<x1; it1++)                       \
     901        for (uint32_t it2=0; it2<x2; it2++)                     \
     902          for (uint32_t it3=0; it3<x3; it3++)                   \
     903            interface [it1][it2][it3]->make_testbench(value);   \
     904    } while(0)
     905#else
     906#define INTERFACE3_TEST(value,x1,x2,x3)
     907#endif
     908
    863909// #define _ALLOC3_VAL_ACK_IN( sig, name, type, x1, x2, x3)
    864910// #define _ALLOC3_VAL_ACK_OUT( sig, name, type, x1, x2, x3)
Note: See TracChangeset for help on using the changeset viewer.