source: branches/fault_tolerance/platform/tsar_generic_iob/tsar_iob_cluster/caba/source/src/tsar_iob_cluster.cpp @ 658

Last change on this file since 658 was 658, checked in by cfuguet, 10 years ago

TSAR FAULT TOLERANCE BRANCH

  • Introducing replicated ROMs in cluster to contain the distributed boot procedure.
  • Erasing ROM in the IO network
File size: 27.9 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.cpp
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//
8// Modified by: Cesar Fuguet
9// Modified on: mars 2014
10//////////////////////////////////////////////////////////////////////////////
11// Cluster(0,0) & Cluster(xmax-1,ymax-1) contains the IOB0 & IOB1 components.
12// These two clusters contain 6 extra components:
13// - 1 vci_io_bridge (connected to the 3 networks.
14// - 3 vci_dspin_wrapper for the IOB.
15// - 2 dspin_local_crossbar for commands and responses.
16//////////////////////////////////////////////////////////////////////////////
17
18#include "../include/tsar_iob_cluster.h"
19
20#define tmpl(x) \
21   template<typename vci_param_int      , typename vci_param_ext,\
22            size_t   dspin_int_cmd_width, size_t   dspin_int_rsp_width,\
23            size_t   dspin_ram_cmd_width, size_t   dspin_ram_rsp_width>\
24            x TsarIobCluster<\
25                  vci_param_int      , vci_param_ext,\
26                  dspin_int_cmd_width, dspin_int_rsp_width,\
27                  dspin_ram_cmd_width, dspin_ram_rsp_width>
28
29namespace soclib { namespace caba  {
30
31//////////////////////////////////////////////////////////////////////////
32//                 Constructor
33//////////////////////////////////////////////////////////////////////////
34tmpl(/**/)::TsarIobCluster(struct ClusterParams& params) :
35   soclib::caba::BaseModule(params.insname), p_clk("clk"), p_resetn("resetn")
36{
37   assert((params.x_id < params.x_size) and (params.y_id < params.y_size));
38
39   this->m_procs = params.nb_procs;
40   size_t cluster_id = (params.x_id << 4) + params.y_id;
41
42   size_t cluster_iob0 = 0;
43   size_t cluster_iob1 = ((params.x_size - 1) << 4) + params.y_size - 1;
44
45   // Vectors of DSPIN ports for inter-cluster communications
46   p_dspin_int_cmd_in =
47      alloc_elems<DspinInput<dspin_int_cmd_width> >("p_int_cmd_in", 4, 3);
48   p_dspin_int_cmd_out =
49      alloc_elems<DspinOutput<dspin_int_cmd_width> >("p_int_cmd_out", 4, 3);
50   p_dspin_int_rsp_in =
51      alloc_elems<DspinInput<dspin_int_rsp_width> >("p_int_rsp_in", 4, 2);
52   p_dspin_int_rsp_out =
53      alloc_elems<DspinOutput<dspin_int_rsp_width> >("p_int_rsp_out", 4, 2);
54
55   p_dspin_ram_cmd_in =
56      alloc_elems<DspinInput<dspin_ram_cmd_width> >("p_ext_cmd_in", 4);
57   p_dspin_ram_cmd_out =
58      alloc_elems<DspinOutput<dspin_ram_cmd_width> >("p_ext_cmd_out", 4);
59   p_dspin_ram_rsp_in =
60      alloc_elems<DspinInput<dspin_ram_rsp_width> >("p_ext_rsp_in", 4);
61   p_dspin_ram_rsp_out =
62      alloc_elems<DspinOutput<dspin_ram_rsp_width> >("p_ext_rsp_out", 4);
63
64   // ports in cluster_iob0 and cluster_iob1 only
65   if ( (cluster_id == cluster_iob0) or (cluster_id == cluster_iob1) )
66   {
67      // VCI ports from IOB to IOX network
68      p_vci_iob_iox_ini = new soclib::caba::VciInitiator<vci_param_ext>;
69      p_vci_iob_iox_tgt = new soclib::caba::VciTarget<vci_param_ext>; 
70
71      // DSPIN ports from IOB to RAM network
72      p_dspin_iob_cmd_out =
73         new soclib::caba::DspinOutput<dspin_ram_cmd_width>;
74      p_dspin_iob_rsp_in  =
75         new soclib::caba::DspinInput<dspin_ram_rsp_width>;
76   }
77   else
78   {
79      p_vci_iob_iox_ini   = NULL;
80      p_vci_iob_iox_tgt   = NULL;
81      p_dspin_iob_cmd_out = NULL;
82      p_dspin_iob_rsp_in  = NULL;
83   }
84
85   // IRQ ports in cluster_iob0 only
86   for ( size_t n = 0 ; n < 32 ; n++ )
87   {
88      if ( cluster_id == cluster_iob0 )
89      {
90         p_irq[n] = new sc_in<bool>;
91      }
92      else
93      {
94         p_irq[n] = NULL;
95      }
96   }
97
98   ///////////////////////////////////////////////////////////////////////////
99   //    Hardware components
100   ///////////////////////////////////////////////////////////////////////////
101
102   ////////////  PROCS
103   for (size_t p = 0; p < params.nb_procs; p++)
104   { 
105      std::ostringstream s_proc;
106      s_proc << "proc_" << params.x_id << "_" << params.y_id << "_" << p;
107      proc[p] = new VciCcVCacheWrapperType (
108            s_proc.str().c_str(),
109            cluster_id * params.nb_procs + p,
110            params.mt_int,
111            IntTab(cluster_id,p),
112            (cluster_id << params.l_width) + p,
113            8, 8,
114            8, 8,
115            params.l1_i_ways, params.l1_i_sets, 16,
116            params.l1_d_ways, params.l1_d_sets, 16,
117            4, 4,
118            params.x_width, params.y_width,
119            params.frozen_cycles,
120            params.debug_start_cycle, params.proc_debug_ok);
121
122      std::ostringstream s_wi_proc;
123      s_wi_proc << "proc_wi_" << params.x_id << "_" << params.y_id << "_"
124         << p;
125      proc_wi[p] = new VciIntDspinInitiatorWrapperType(
126            s_wi_proc.str().c_str(),
127            params.x_width + params.y_width + params.l_width);
128   }
129
130   ///////////  MEMC   
131   std::ostringstream s_memc;
132   s_memc << "memc_" << params.x_id << "_" << params.y_id;
133   memc = new VciMemCacheType (
134         s_memc.str().c_str(),
135         params.mt_int,
136         params.mt_ext,
137         IntTab(cluster_id, params.ext_memc_srcid),
138         IntTab(cluster_id, params.int_memc_tgtid),
139         params.x_width,
140         params.y_width,
141         params.memc_ways, params.memc_sets, 16,
142         3,
143         4096,
144         8,
145         8,
146         8,
147         params.debug_start_cycle,
148         params.memc_debug_ok);
149
150   std::ostringstream s_wt_memc;
151   s_wt_memc << "memc_wt_" << params.x_id << "_" << params.y_id;
152   memc_int_wt = new VciIntDspinTargetWrapperType (
153         s_wt_memc.str().c_str(),
154         params.x_width + params.y_width + params.l_width);
155
156   std::ostringstream s_wi_memc;
157   s_wi_memc << "memc_wi_" << params.x_id << "_" << params.y_id;
158   memc_ram_wi = new VciExtDspinInitiatorWrapperType (
159         s_wi_memc.str().c_str(),
160         params.x_width + params.y_width + params.l_width);
161
162   ///////////   LOCAL ROM
163   brom = new VciSimpleRom<vci_param_int>(
164         "brom",
165         IntTab(cluster_id, params.int_brom_tgtid),
166         params.mt_int,
167         params.loader,
168         params.x_width + params.y_width);
169
170   std::ostringstream s_wt_brom;
171   s_wt_brom << "brom_wt_" << params.x_id << "_" << params.y_id;
172   brom_int_wt = new VciIntDspinTargetWrapperType (
173         s_wt_brom.str().c_str(),
174         params.x_width + params.y_width + params.l_width);
175
176   ///////////   XICU
177   std::ostringstream s_xicu;
178   s_xicu << "xicu_" << params.x_id << "_" << params.y_id;
179   xicu = new VciXicu<vci_param_int>(
180         s_xicu.str().c_str(),
181         params.mt_int,
182         IntTab(cluster_id,params.int_xicu_tgtid),
183         32, 32, 32,
184         params.nb_procs);
185
186   std::ostringstream s_wt_xicu;
187   s_wt_xicu << "xicu_wt_" << params.x_id << "_" << params.y_id;
188   xicu_int_wt = new VciIntDspinTargetWrapperType (
189         s_wt_xicu.str().c_str(),
190         params.x_width + params.y_width + params.l_width);
191
192   ////////////  MDMA
193   std::ostringstream s_mdma;
194   s_mdma << "mdma_" << params.x_id << "_" << params.y_id;
195   mdma = new VciMultiDma<vci_param_int>(
196         s_mdma.str().c_str(),
197         params.mt_int,
198         IntTab(cluster_id, params.nb_procs),
199         IntTab(cluster_id, params.int_mdma_tgtid),
200         64,
201         params.nb_dmas);
202
203   std::ostringstream s_wt_mdma;
204   s_wt_mdma << "mdma_wt_" << params.x_id << "_" << params.y_id;
205   mdma_int_wt = new VciIntDspinTargetWrapperType(
206         s_wt_mdma.str().c_str(),
207         params.x_width + params.y_width + params.l_width);
208
209   std::ostringstream s_wi_mdma;
210   s_wi_mdma << "mdma_wi_" << params.x_id << "_" << params.y_id;
211   mdma_int_wi = new VciIntDspinInitiatorWrapperType(
212         s_wi_mdma.str().c_str(),
213         params.x_width + params.y_width + params.l_width);
214
215   ///////////  Direct LOCAL_XBAR(S)
216   size_t nb_direct_initiators = params.nb_procs + 1;
217   size_t nb_direct_targets    = 4;
218   if ((cluster_id == cluster_iob0) or (cluster_id == cluster_iob1))
219   {
220      nb_direct_initiators = params.nb_procs + 2;
221      nb_direct_targets    = 5;
222   }
223
224   std::ostringstream s_int_xbar_cmd_d;
225   s_int_xbar_cmd_d << "int_xbar_cmd_d_" << params.x_id << "_" << params.y_id;
226   int_xbar_cmd_d = new DspinLocalCrossbar<dspin_int_cmd_width>(
227         s_int_xbar_cmd_d.str().c_str(),
228         params.mt_int,
229         params.x_id, params.y_id,
230         params.x_width, params.y_width, params.l_width,
231         nb_direct_initiators,
232         nb_direct_targets,
233         2, 2,
234         true,
235         true,
236         false);
237
238   std::ostringstream s_int_xbar_rsp_d;
239   s_int_xbar_rsp_d << "int_xbar_rsp_d_" << params.x_id << "_" << params.y_id;
240   int_xbar_rsp_d = new DspinLocalCrossbar<dspin_int_rsp_width>(
241         s_int_xbar_rsp_d.str().c_str(),
242         params.mt_int,
243         params.x_id, params.y_id,
244         params.x_width, params.y_width, params.l_width,
245         nb_direct_targets,
246         nb_direct_initiators,
247         2, 2,
248         false,
249         false,
250         false);
251
252   ////////////  Coherence LOCAL_XBAR(S)
253   std::ostringstream s_int_xbar_m2p_c;
254   s_int_xbar_m2p_c << "int_xbar_m2p_c_" << params.x_id << "_" << params.y_id;
255   int_xbar_m2p_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
256         s_int_xbar_m2p_c.str().c_str(),
257         params.mt_int,
258         params.x_id, params.y_id,
259         params.x_width, params.y_width, params.l_width,
260         1,
261         params.nb_procs,
262         2, 2,
263         true,
264         false,
265         true);
266
267   std::ostringstream s_int_xbar_p2m_c;
268   s_int_xbar_p2m_c << "int_xbar_p2m_c_" << params.x_id << "_" << params.y_id;
269   int_xbar_p2m_c = new DspinLocalCrossbar<dspin_int_rsp_width>(
270         s_int_xbar_p2m_c.str().c_str(),
271         params.mt_int,
272         params.x_id, params.y_id,
273         params.x_width, params.y_width, 0,
274         params.nb_procs,
275         1,
276         2, 2,
277         false,
278         false,
279         false);
280
281   std::ostringstream s_int_xbar_clack_c;
282   s_int_xbar_clack_c << "int_xbar_clack_c_" << params.x_id << "_"
283      << params.y_id;
284   int_xbar_clack_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
285         s_int_xbar_clack_c.str().c_str(),
286         params.mt_int,
287         params.x_id, params.y_id,
288         params.x_width, params.y_width, params.l_width,
289         1,
290         params.nb_procs,
291         1, 1,
292         true,
293         false,
294         false);
295
296   //////////////  INT ROUTER(S)
297   std::ostringstream s_int_router_cmd;
298   s_int_router_cmd << "router_cmd_" << params.x_id << "_" << params.y_id;
299   int_router_cmd = new VirtualDspinRouter<dspin_int_cmd_width>(
300         s_int_router_cmd.str().c_str(),
301         params.x_id,params.y_id,
302         params.x_width, params.y_width,
303         3,
304         4,4);
305
306   std::ostringstream s_int_router_rsp;
307   s_int_router_rsp << "router_rsp_" << params.x_id << "_" << params.y_id;
308   int_router_rsp = new VirtualDspinRouter<dspin_int_rsp_width>(
309         s_int_router_rsp.str().c_str(),
310         params.x_id,params.y_id,
311         params.x_width, params.y_width,
312         2,
313         4,4);
314
315   //////////////  XRAM
316   std::ostringstream s_xram;
317   s_xram << "xram_" << params.x_id << "_" << params.y_id;
318   xram = new VciSimpleRam<vci_param_ext>(
319         s_xram.str().c_str(),
320         IntTab(cluster_id, params.ext_xram_tgtid),
321         params.mt_ext,
322         params.loader,
323         params.xram_latency);
324
325   std::ostringstream s_wt_xram;
326   s_wt_xram << "xram_wt_" << params.x_id << "_" << params.y_id;
327   xram_ram_wt = new VciExtDspinTargetWrapperType(
328         s_wt_xram.str().c_str(),
329         params.x_width + params.y_width + params.l_width);
330
331   /////////////  RAM ROUTER(S)
332   std::ostringstream s_ram_router_cmd;
333   s_ram_router_cmd << "ram_router_cmd_" << params.x_id << "_" << params.y_id;
334   size_t is_iob0 = (params.x_id == 0) and (params.y_id == 0);
335   size_t is_iob1 = (params.x_id == (params.x_size-1)) and
336      (params.y_id == (params.y_size-1));
337   ram_router_cmd = new DspinRouterTsar<dspin_ram_cmd_width>(
338         s_ram_router_cmd.str().c_str(),
339         params.x_id, params.y_id,
340         params.x_width,
341         params.y_width,
342         4, 4,
343         is_iob0,
344         is_iob1,
345         false,
346         params.l_width);
347
348   std::ostringstream s_ram_router_rsp;
349   s_ram_router_rsp << "ram_router_rsp_" << params.x_id << "_" << params.y_id;
350   ram_router_rsp = new DspinRouterTsar<dspin_ram_rsp_width>(
351         s_ram_router_rsp.str().c_str(),
352         params.x_id, params.y_id,
353         params.x_width,
354         params.y_width,
355         4, 4,
356         is_iob0,
357         is_iob1,
358         true,
359         params.l_width);
360
361   ////////////////////// I/O  CLUSTER ONLY ///////////////////////
362   if ((cluster_id == cluster_iob0) or (cluster_id == cluster_iob1))
363   {
364      ///////////  IO_BRIDGE
365      size_t iox_local_id;
366      size_t global_id;
367      bool   has_irqs;
368      if (cluster_id == cluster_iob0 ) 
369      {
370         iox_local_id = 0;
371         global_id    = cluster_iob0;
372         has_irqs     = true;
373      }
374      else
375      {
376         iox_local_id = 1;
377         global_id    = cluster_iob1;
378         has_irqs     = false;
379      }
380
381      std::ostringstream s_iob;
382      s_iob << "iob_" << params.x_id << "_" << params.y_id;   
383      iob = new VciIoBridge<vci_param_int, vci_param_ext>( 
384            s_iob.str().c_str(),
385            params.mt_ext,
386            params.mt_int,
387            params.mt_iox,
388            IntTab( global_id, params.int_iobx_tgtid),
389            IntTab( global_id, params.int_iobx_srcid),
390            IntTab( global_id, iox_local_id ),
391            has_irqs,
392            16,
393            8,
394            8,
395            params.debug_start_cycle,
396            params.iob_debug_ok );
397
398      std::ostringstream s_iob_int_wi;
399      s_iob_int_wi << "iob_int_wi_" << params.x_id << "_" << params.y_id;   
400      iob_int_wi = new VciIntDspinInitiatorWrapperType(
401            s_iob_int_wi.str().c_str(),
402            params.x_width + params.y_width + params.l_width);
403
404      std::ostringstream s_iob_int_wt;
405      s_iob_int_wt << "iob_int_wt_" << params.x_id << "_" << params.y_id;   
406      iob_int_wt = new VciIntDspinTargetWrapperType(
407            s_iob_int_wt.str().c_str(),
408            params.x_width + params.y_width + params.l_width);
409
410      std::ostringstream s_iob_ram_wi;
411      s_iob_ram_wi << "iob_ram_wi_" << params.x_id << "_" << params.y_id;   
412      iob_ram_wi = new VciExtDspinInitiatorWrapperType(
413            s_iob_ram_wi.str().c_str(),
414            params.x_width + params.y_width + params.l_width);
415   }
416   else
417   {
418      iob        = NULL;
419      iob_int_wi = NULL;
420      iob_int_wt = NULL;
421      iob_ram_wi = NULL;
422   }
423
424   ////////////////////////////////////
425   // Connections are defined here
426   ////////////////////////////////////
427
428   // on coherence network : local srcid[proc] in [0...nb_procs-1]
429   //                      : local srcid[memc] = nb_procs
430   // In cluster_iob0, 32 HWI interrupts from external peripherals
431   // are connected to the XICU ports p_hwi[0:31]
432   // In other clusters, no HWI interrupts are connected to XICU
433
434   //////////////////////// internal CMD & RSP routers
435   int_router_cmd->p_clk    (this->p_clk);
436   int_router_cmd->p_resetn (this->p_resetn);
437   int_router_rsp->p_clk    (this->p_clk);
438   int_router_rsp->p_resetn (this->p_resetn);
439
440   for (int i = 0; i < 4; i++)
441   {
442      for(int k = 0; k < 3; k++)
443      {
444         int_router_cmd->p_out[i][k] (this->p_dspin_int_cmd_out[i][k]);
445         int_router_cmd->p_in[i][k]  (this->p_dspin_int_cmd_in[i][k]);
446      }
447
448      for(int k = 0; k < 2; k++)
449      {
450         int_router_rsp->p_out[i][k] (this->p_dspin_int_rsp_out[i][k]);
451         int_router_rsp->p_in[i][k]  (this->p_dspin_int_rsp_in[i][k]);
452      }
453   }
454
455   // local ports
456   int_router_cmd->p_out[4][0] (signal_int_dspin_cmd_g2l_d);
457   int_router_cmd->p_out[4][1] (signal_int_dspin_m2p_g2l_c);
458   int_router_cmd->p_out[4][2] (signal_int_dspin_clack_g2l_c);
459   int_router_cmd->p_in[4][0]  (signal_int_dspin_cmd_l2g_d);
460   int_router_cmd->p_in[4][1]  (signal_int_dspin_m2p_l2g_c);
461   int_router_cmd->p_in[4][2]  (signal_int_dspin_clack_l2g_c);
462
463   int_router_rsp->p_out[4][0] (signal_int_dspin_rsp_g2l_d);
464   int_router_rsp->p_out[4][1] (signal_int_dspin_p2m_g2l_c);
465   int_router_rsp->p_in[4][0]  (signal_int_dspin_rsp_l2g_d);
466   int_router_rsp->p_in[4][1]  (signal_int_dspin_p2m_l2g_c);
467
468   ///////////////////// CMD DSPIN  local crossbar direct
469   int_xbar_cmd_d->p_clk        (this->p_clk);
470   int_xbar_cmd_d->p_resetn     (this->p_resetn);
471   int_xbar_cmd_d->p_global_out (signal_int_dspin_cmd_l2g_d);
472   int_xbar_cmd_d->p_global_in  (signal_int_dspin_cmd_g2l_d);
473
474   int_xbar_cmd_d->p_local_out[params.int_memc_tgtid](
475         signal_int_dspin_cmd_memc_t);
476   int_xbar_cmd_d->p_local_out[params.int_xicu_tgtid](
477         signal_int_dspin_cmd_xicu_t);
478   int_xbar_cmd_d->p_local_out[params.int_brom_tgtid](
479         signal_int_dspin_cmd_brom_t);
480   int_xbar_cmd_d->p_local_out[params.int_mdma_tgtid](
481         signal_int_dspin_cmd_mdma_t);
482   int_xbar_cmd_d->p_local_in[params.int_mdma_srcid](
483         signal_int_dspin_cmd_mdma_i);
484
485   for (size_t p = 0; p < params.nb_procs; p++) {
486      int_xbar_cmd_d->p_local_in[params.int_proc_srcid + p](
487            signal_int_dspin_cmd_proc_i[p]);
488   }
489
490   if ((cluster_id == cluster_iob0) or (cluster_id == cluster_iob1))
491   {
492      int_xbar_cmd_d->p_local_out[params.int_iobx_tgtid](
493            signal_int_dspin_cmd_iobx_t);
494      int_xbar_cmd_d->p_local_in[params.int_iobx_srcid](
495            signal_int_dspin_cmd_iobx_i);
496   }
497
498   //////////////////////// RSP DSPIN  local crossbar direct
499   int_xbar_rsp_d->p_clk        (this->p_clk);
500   int_xbar_rsp_d->p_resetn     (this->p_resetn);
501   int_xbar_rsp_d->p_global_out (signal_int_dspin_rsp_l2g_d);
502   int_xbar_rsp_d->p_global_in  (signal_int_dspin_rsp_g2l_d);
503
504   int_xbar_rsp_d->p_local_in[params.int_memc_tgtid](
505         signal_int_dspin_rsp_memc_t);
506   int_xbar_rsp_d->p_local_in[params.int_xicu_tgtid](
507         signal_int_dspin_rsp_xicu_t);
508   int_xbar_rsp_d->p_local_in[params.int_brom_tgtid](
509         signal_int_dspin_rsp_brom_t);
510   int_xbar_rsp_d->p_local_in[params.int_mdma_tgtid](
511         signal_int_dspin_rsp_mdma_t);
512
513   int_xbar_rsp_d->p_local_out[params.int_mdma_srcid](
514         signal_int_dspin_rsp_mdma_i);
515   for (size_t p = 0; p < params.nb_procs; p++)
516      int_xbar_rsp_d->p_local_out[params.int_proc_srcid + p](
517            signal_int_dspin_rsp_proc_i[p]);
518
519   if ((cluster_id == cluster_iob0) or (cluster_id == cluster_iob1))
520   {
521      int_xbar_rsp_d->p_local_in[params.int_iobx_tgtid](
522            signal_int_dspin_rsp_iobx_t);
523      int_xbar_rsp_d->p_local_out[params.int_iobx_srcid](
524            signal_int_dspin_rsp_iobx_i);
525   }
526
527   ////////////////////// M2P DSPIN local crossbar coherence
528   int_xbar_m2p_c->p_clk              (this->p_clk);
529   int_xbar_m2p_c->p_resetn           (this->p_resetn);
530   int_xbar_m2p_c->p_global_out       (signal_int_dspin_m2p_l2g_c);
531   int_xbar_m2p_c->p_global_in        (signal_int_dspin_m2p_g2l_c);
532   int_xbar_m2p_c->p_local_in[0]      (signal_int_dspin_m2p_memc);
533   for (size_t p = 0; p < params.nb_procs; p++)
534   {
535      int_xbar_m2p_c->p_local_out[p] (signal_int_dspin_m2p_proc[p]);
536   }
537
538   ////////////////////////// P2M DSPIN local crossbar coherence
539   int_xbar_p2m_c->p_clk             (this->p_clk);
540   int_xbar_p2m_c->p_resetn          (this->p_resetn);
541   int_xbar_p2m_c->p_global_out      (signal_int_dspin_p2m_l2g_c);
542   int_xbar_p2m_c->p_global_in       (signal_int_dspin_p2m_g2l_c);
543   int_xbar_p2m_c->p_local_out[0]    (signal_int_dspin_p2m_memc);
544   for (size_t p = 0; p < params.nb_procs; p++)
545   {
546      int_xbar_p2m_c->p_local_in[p]   (signal_int_dspin_p2m_proc[p]);
547   }
548                                     
549   ////////////////////// CLACK DSPIN  local crossbar coherence
550   int_xbar_clack_c->p_clk             (this->p_clk);
551   int_xbar_clack_c->p_resetn          (this->p_resetn);
552   int_xbar_clack_c->p_global_out      (signal_int_dspin_clack_l2g_c);
553   int_xbar_clack_c->p_global_in       (signal_int_dspin_clack_g2l_c);
554   int_xbar_clack_c->p_local_in[0]     (signal_int_dspin_clack_memc);
555   for (size_t p = 0; p < params.nb_procs; p++)
556   {
557      int_xbar_clack_c->p_local_out[p] (signal_int_dspin_clack_proc[p]);
558   }
559
560   //////////////////////////////////// Processors
561   for (size_t p = 0; p < params.nb_procs; p++)
562   {
563      proc[p]->p_clk          (this->p_clk);
564      proc[p]->p_resetn       (this->p_resetn);
565      proc[p]->p_vci          (signal_int_vci_ini_proc[p]);
566      proc[p]->p_dspin_m2p    (signal_int_dspin_m2p_proc[p]);
567      proc[p]->p_dspin_p2m    (signal_int_dspin_p2m_proc[p]);
568      proc[p]->p_dspin_clack  (signal_int_dspin_clack_proc[p]);
569      proc[p]->p_irq[0]       (signal_proc_it[p]);
570      for ( size_t j = 1 ; j < 6 ; j++)
571      {
572         proc[p]->p_irq[j]    (signal_false);
573      }
574
575      proc_wi[p]->p_clk       (this->p_clk);
576      proc_wi[p]->p_resetn    (this->p_resetn);
577      proc_wi[p]->p_dspin_cmd (signal_int_dspin_cmd_proc_i[p]);
578      proc_wi[p]->p_dspin_rsp (signal_int_dspin_rsp_proc_i[p]);
579      proc_wi[p]->p_vci       (signal_int_vci_ini_proc[p]);
580   }
581
582   ///////////////////////////////////// XICU
583   xicu->p_clk    (this->p_clk);
584   xicu->p_resetn (this->p_resetn);
585   xicu->p_vci    (signal_int_vci_tgt_xicu);
586   for ( size_t p = 0 ; p < params.nb_procs ; p++)
587   {
588      xicu->p_irq[p] (signal_proc_it[p]);
589   }
590   for ( size_t i=0 ; i<32 ; i++)
591   {
592      if (cluster_id == cluster_iob0) 
593         xicu->p_hwi[i] (*(this->p_irq[i]));
594      else 
595         xicu->p_hwi[i] (signal_false);
596   }                     
597
598   // wrapper XICU
599   xicu_int_wt->p_clk       (this->p_clk);
600   xicu_int_wt->p_resetn    (this->p_resetn);
601   xicu_int_wt->p_dspin_cmd (signal_int_dspin_cmd_xicu_t);
602   xicu_int_wt->p_dspin_rsp (signal_int_dspin_rsp_xicu_t);
603   xicu_int_wt->p_vci       (signal_int_vci_tgt_xicu);
604
605   ///////////////////////////////////// MEMC
606   memc->p_clk              (this->p_clk);
607   memc->p_resetn           (this->p_resetn);
608   memc->p_vci_ixr          (signal_ram_vci_ini_memc);
609   memc->p_vci_tgt          (signal_int_vci_tgt_memc);
610   memc->p_dspin_p2m        (signal_int_dspin_p2m_memc);
611   memc->p_dspin_m2p        (signal_int_dspin_m2p_memc);
612   memc->p_dspin_clack      (signal_int_dspin_clack_memc);
613   memc->p_irq              (signal_irq_memc);
614
615   // wrapper to INT network
616   memc_int_wt->p_clk       (this->p_clk);
617   memc_int_wt->p_resetn    (this->p_resetn);
618   memc_int_wt->p_dspin_cmd (signal_int_dspin_cmd_memc_t);
619   memc_int_wt->p_dspin_rsp (signal_int_dspin_rsp_memc_t);
620   memc_int_wt->p_vci       (signal_int_vci_tgt_memc);
621
622   // wrapper to RAM network
623   memc_ram_wi->p_clk       (this->p_clk);
624   memc_ram_wi->p_resetn    (this->p_resetn);
625   memc_ram_wi->p_dspin_cmd (signal_ram_dspin_cmd_memc_i);
626   memc_ram_wi->p_dspin_rsp (signal_ram_dspin_rsp_memc_i);
627   memc_ram_wi->p_vci       (signal_ram_vci_ini_memc);
628
629   //////////////////////////////////// BROM
630   brom->p_clk              (this->p_clk);
631   brom->p_resetn           (this->p_resetn);
632   brom->p_vci              (signal_int_vci_tgt_brom);
633
634   //wrapper to INT network
635   brom_int_wt->p_clk       (this->p_clk);
636   brom_int_wt->p_resetn    (this->p_resetn);
637   brom_int_wt->p_dspin_cmd (signal_int_dspin_cmd_brom_t);
638   brom_int_wt->p_dspin_rsp (signal_int_dspin_rsp_brom_t);
639   brom_int_wt->p_vci       (signal_int_vci_tgt_brom);
640
641   //////////////////////////////////// XRAM
642   xram->p_clk              (this->p_clk);
643   xram->p_resetn           (this->p_resetn);
644   xram->p_vci              (signal_ram_vci_tgt_xram);
645
646   // wrapper to RAM network
647   xram_ram_wt->p_clk       (this->p_clk);
648   xram_ram_wt->p_resetn    (this->p_resetn);
649   xram_ram_wt->p_dspin_cmd (signal_ram_dspin_cmd_xram_t);
650   xram_ram_wt->p_dspin_rsp (signal_ram_dspin_rsp_xram_t);
651   xram_ram_wt->p_vci       (signal_ram_vci_tgt_xram);
652
653   /////////////////////////////////// MDMA
654   mdma->p_clk              (this->p_clk);
655   mdma->p_resetn           (this->p_resetn);
656   mdma->p_vci_target       (signal_int_vci_tgt_mdma);
657   mdma->p_vci_initiator    (signal_int_vci_ini_mdma);
658   for (size_t i = 0 ; i < params.nb_dmas ; i++)
659      mdma->p_irq[i]        (signal_irq_mdma[i]);
660
661   // target wrapper
662   mdma_int_wt->p_clk       (this->p_clk);
663   mdma_int_wt->p_resetn    (this->p_resetn);
664   mdma_int_wt->p_dspin_cmd (signal_int_dspin_cmd_mdma_t);
665   mdma_int_wt->p_dspin_rsp (signal_int_dspin_rsp_mdma_t);
666   mdma_int_wt->p_vci       (signal_int_vci_tgt_mdma);
667
668   // initiator wrapper
669   mdma_int_wi->p_clk       (this->p_clk);
670   mdma_int_wi->p_resetn    (this->p_resetn);
671   mdma_int_wi->p_dspin_cmd (signal_int_dspin_cmd_mdma_i);
672   mdma_int_wi->p_dspin_rsp (signal_int_dspin_rsp_mdma_i);
673   mdma_int_wi->p_vci       (signal_int_vci_ini_mdma);
674
675   //////////////////////////// RAM network CMD & RSP routers
676   ram_router_cmd->p_clk       (this->p_clk);
677   ram_router_cmd->p_resetn    (this->p_resetn);
678   ram_router_rsp->p_clk       (this->p_clk);
679   ram_router_rsp->p_resetn    (this->p_resetn);
680   for( size_t n=0 ; n<4 ; n++)
681   {
682      ram_router_cmd->p_out[n] (this->p_dspin_ram_cmd_out[n]);
683      ram_router_cmd->p_in[n]  (this->p_dspin_ram_cmd_in[n]);
684      ram_router_rsp->p_out[n] (this->p_dspin_ram_rsp_out[n]);
685      ram_router_rsp->p_in[n]  (this->p_dspin_ram_rsp_in[n]);
686   }
687   ram_router_cmd->p_out[4]    (signal_ram_dspin_cmd_xram_t);
688   ram_router_cmd->p_in[4]     (signal_ram_dspin_cmd_memc_i);
689   ram_router_rsp->p_out[4]    (signal_ram_dspin_rsp_memc_i);
690   ram_router_rsp->p_in[4]     (signal_ram_dspin_rsp_xram_t);
691
692   ///////////////////////// IOB exists only in cluster_iob0 & cluster_iob1.
693   if ( (cluster_id == cluster_iob0) or (cluster_id == cluster_iob1) )
694   {
695      // IO bridge
696      iob->p_clk         (this->p_clk);
697      iob->p_resetn      (this->p_resetn);
698      iob->p_vci_ini_iox (*(this->p_vci_iob_iox_ini));
699      iob->p_vci_tgt_iox (*(this->p_vci_iob_iox_tgt));
700      iob->p_vci_tgt_int (signal_int_vci_tgt_iobx);
701      iob->p_vci_ini_int (signal_int_vci_ini_iobx);
702      iob->p_vci_ini_ram (signal_ram_vci_ini_iobx);
703
704      if ( cluster_id == cluster_iob0 )
705         for ( size_t n = 0 ; n < 32 ; n++ )
706            (*iob->p_irq[n]) (*(this->p_irq[n]));
707
708      // initiator wrapper to RAM network
709      iob_ram_wi->p_clk       (this->p_clk);
710      iob_ram_wi->p_resetn    (this->p_resetn);
711      iob_ram_wi->p_dspin_cmd (*(this->p_dspin_iob_cmd_out));
712      iob_ram_wi->p_dspin_rsp (*(this->p_dspin_iob_rsp_in));
713      iob_ram_wi->p_vci       (signal_ram_vci_ini_iobx);
714
715      // initiator wrapper to INT network
716      iob_int_wi->p_clk       (this->p_clk);
717      iob_int_wi->p_resetn    (this->p_resetn);
718      iob_int_wi->p_dspin_cmd (signal_int_dspin_cmd_iobx_i);
719      iob_int_wi->p_dspin_rsp (signal_int_dspin_rsp_iobx_i);
720      iob_int_wi->p_vci       (signal_int_vci_ini_iobx);
721
722      // target wrapper to INT network
723      iob_int_wt->p_clk       (this->p_clk);
724      iob_int_wt->p_resetn    (this->p_resetn);
725      iob_int_wt->p_dspin_cmd (signal_int_dspin_cmd_iobx_t);
726      iob_int_wt->p_dspin_rsp (signal_int_dspin_rsp_iobx_t);
727      iob_int_wt->p_vci       (signal_int_vci_tgt_iobx);
728   }
729} // end constructor
730
731tmpl(/**/)::~TsarIobCluster()
732{
733   if (p_vci_iob_iox_ini)   delete p_vci_iob_iox_ini;
734   if (p_vci_iob_iox_tgt)   delete p_vci_iob_iox_tgt;
735   if (p_dspin_iob_cmd_out) delete p_dspin_iob_cmd_out;
736   if (p_dspin_iob_rsp_in)  delete p_dspin_iob_rsp_in;
737   if (iob)                 delete iob;
738   if (iob_int_wi)          delete iob_int_wi;
739   if (iob_int_wt)          delete iob_int_wt;
740   if (iob_ram_wi)          delete iob_ram_wi;
741
742   for (size_t n = 0 ; n < 32 ; n++)
743   {
744      if (p_irq[n]) delete p_irq[n];
745   }
746
747   for (size_t p = 0; p < m_procs; p++)
748   { 
749      delete proc[p];
750      delete proc_wi[p];
751   }
752
753   delete memc;
754   delete memc_int_wt;
755   delete memc_ram_wi;
756   delete xicu;
757   delete xicu_int_wt;
758   delete brom;
759   delete brom_int_wt;
760   delete mdma;
761   delete mdma_int_wt;
762   delete mdma_int_wi;
763   delete int_xbar_cmd_d;
764   delete int_xbar_rsp_d;
765   delete int_xbar_m2p_c;
766   delete int_xbar_p2m_c;
767   delete int_xbar_clack_c;
768   delete int_router_cmd;
769   delete int_router_rsp;
770   delete xram;
771   delete xram_ram_wt;
772   delete ram_router_cmd;
773   delete ram_router_rsp;
774}
775
776}}
777
778
779// Local Variables:
780// tab-width: 3
781// c-basic-offset: 3
782// c-file-offsets:((innamespace . 0)(inline-open . 0))
783// indent-tabs-mode: nil
784// End:
785
786// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
787
Note: See TracBrowser for help on using the repository browser.