source: trunk/platforms/tsar_generic_iob/tsar_iob_cluster/caba/source/src/tsar_iob_cluster.cpp @ 498

Last change on this file since 498 was 498, checked in by alain, 11 years ago

Fixing few bugs to support DISPLAY_CMA application.
File size: 39.7 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.cpp
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//////////////////////////////////////////////////////////////////////////////
8// Cluster(0,0) & Cluster(xmax-1,ymax-1) contains the IOB0 & IOB1 components.
9// These two clusters contain 6 extra components:
10// - 1 vci_io_bridge (connected to the 3 networks.
11// - 3 vci_dspin_wrapper for the IOB.
12// - 2 dspin_local_crossbar for commands and responses.
13//////////////////////////////////////////////////////////////////////////////
14
15#include "../include/tsar_iob_cluster.h"
16
17namespace soclib { namespace caba  {
18
19//////////////////////////////////////////////////////////////////////////
20//                 Constructor
21//////////////////////////////////////////////////////////////////////////
22template<typename vci_param_int, 
23         typename vci_param_ext,
24         size_t   dspin_int_cmd_width, 
25         size_t   dspin_int_rsp_width,
26         size_t   dspin_ram_cmd_width, 
27         size_t   dspin_ram_rsp_width>
28TsarIobCluster<vci_param_int, 
29               vci_param_ext,
30               dspin_int_cmd_width, 
31               dspin_int_rsp_width,
32               dspin_ram_cmd_width, 
33               dspin_ram_rsp_width>::TsarIobCluster(
34//////////////////////////////////////////////////////////////////////////
35                    sc_module_name                     insname,
36                    size_t                             nb_procs,
37                    size_t                             nb_dmas,
38                    size_t                             x_id,
39                    size_t                             y_id,
40                    size_t                             xmax,
41                    size_t                             ymax,
42
43                    const soclib::common::MappingTable &mt_int,
44                    const soclib::common::MappingTable &mt_ram, 
45                    const soclib::common::MappingTable &mt_iox, 
46
47                    size_t                             x_width,
48                    size_t                             y_width,
49                    size_t                             l_width,
50
51                    size_t                             memc_int_tgtid,
52                    size_t                             xicu_int_tgtid,
53                    size_t                             mdma_int_tgtid,
54                    size_t                             iobx_int_tgtid,
55
56                    size_t                             proc_int_srcid,
57                    size_t                             mdma_int_srcid,
58                    size_t                             iobx_int_srcid,
59
60                    size_t                             xram_ram_tgtid,
61
62                    size_t                             memc_ram_srcid,
63                    size_t                             iobx_ram_srcid,
64
65                    size_t                             memc_ways,
66                    size_t                             memc_sets,
67                    size_t                             l1_i_ways,
68                    size_t                             l1_i_sets,
69                    size_t                             l1_d_ways,
70                    size_t                             l1_d_sets,
71                    size_t                             xram_latency,
72
73                    const Loader                      &loader,
74
75                    uint32_t                           frozen_cycles,
76                    uint32_t                           debug_start_cycle,
77                    bool                               memc_debug_ok,
78                    bool                               proc_debug_ok,
79                    bool                               iob_debug_ok )
80    : soclib::caba::BaseModule(insname),
81      p_clk("clk"),
82      p_resetn("resetn")
83{
84    assert( (x_id < xmax) and (y_id < ymax) and "Illegal cluster coordinates");
85
86    size_t cluster_id = x_id * ymax + y_id;
87    size_t cluster_iob0 = 0;
88    size_t cluster_iob1 = xmax*ymax-1;
89
90    // Vectors of DSPIN ports for inter-cluster communications
91    p_dspin_int_cmd_in  = alloc_elems<DspinInput<dspin_int_cmd_width> >("p_int_cmd_in", 4, 3);
92    p_dspin_int_cmd_out = alloc_elems<DspinOutput<dspin_int_cmd_width> >("p_int_cmd_out", 4, 3);
93    p_dspin_int_rsp_in  = alloc_elems<DspinInput<dspin_int_rsp_width> >("p_int_rsp_in", 4, 2);
94    p_dspin_int_rsp_out = alloc_elems<DspinOutput<dspin_int_rsp_width> >("p_int_rsp_out", 4, 2);
95
96    p_dspin_ram_cmd_in  = alloc_elems<DspinInput<dspin_ram_cmd_width> >("p_ext_cmd_in", 4);
97    p_dspin_ram_cmd_out = alloc_elems<DspinOutput<dspin_ram_cmd_width> >("p_ext_cmd_out", 4);
98    p_dspin_ram_rsp_in  = alloc_elems<DspinInput<dspin_ram_rsp_width> >("p_ext_rsp_in", 4);
99    p_dspin_ram_rsp_out = alloc_elems<DspinOutput<dspin_ram_rsp_width> >("p_ext_rsp_out", 4);
100
101    // VCI ports to IOB0 and IOB1 in cluster_iob0 and cluster_iob1
102    if ( (cluster_id == cluster_iob0) or (cluster_id == cluster_iob1) )
103    {
104        p_vci_iox_ini = new soclib::caba::VciInitiator<vci_param_ext>;
105        p_vci_iox_tgt = new soclib::caba::VciTarget<vci_param_ext>; 
106    }
107
108    // IRQ ports in cluster_iob0 only
109    if ( cluster_id == cluster_iob0 )
110    {
111        for ( size_t n=0 ; n<32 ; n++ ) p_irq[n] = new sc_in<bool>;
112    }
113
114    /////////////////////////////////////////////////////////////////////////////
115    //    Hardware components
116    /////////////////////////////////////////////////////////////////////////////
117
118    ////////////  PROCS
119    for (size_t p = 0; p < nb_procs; p++)
120    { 
121        std::ostringstream s_proc;
122        s_proc << "proc_" << x_id << "_" << y_id << "_" << p;
123        proc[p] = new VciCcVCacheWrapper<vci_param_int,
124                                         dspin_int_cmd_width,
125                                         dspin_int_rsp_width,
126                                         GdbServer<Mips32ElIss> >(
127                      s_proc.str().c_str(),
128                      cluster_id*nb_procs + p,        // GLOBAL PROC_ID
129                      mt_int,                         // Mapping Table INT network
130                      IntTab(cluster_id,p),           // SRCID
131                      (cluster_id << l_width) + p,    // CC_GLOBAL_ID
132                      8,                              // ITLB ways
133                      8,                              // ITLB sets
134                      8,                              // DTLB ways
135                      8,                              // DTLB sets
136                      l1_i_ways,l1_i_sets,16,         // ICACHE size
137                      l1_d_ways,l1_d_sets,16,         // DCACHE size
138                      4,                              // WBUF nlines
139                      4,                              // WBUF nwords
140                      x_width,
141                      y_width,
142                      frozen_cycles,                  // max frozen cycles
143                      debug_start_cycle,
144                      proc_debug_ok);
145
146        std::ostringstream s_wi_proc;
147        s_wi_proc << "proc_wi_" << x_id << "_" << y_id << "_" << p;
148        proc_wi[p] = new VciDspinInitiatorWrapper<vci_param_int,
149                                                      dspin_int_cmd_width,
150                                                      dspin_int_rsp_width>(
151                     s_wi_proc.str().c_str(),
152                     x_width + y_width + l_width);
153    }
154
155    ///////////  MEMC   
156    std::ostringstream s_memc;
157    s_memc << "memc_" << x_id << "_" << y_id;
158    memc = new VciMemCache<vci_param_int,
159                           vci_param_ext,
160                           dspin_int_rsp_width,
161                           dspin_int_cmd_width>(
162                     s_memc.str().c_str(),
163                     mt_int,                             // Mapping Table INT network
164                     mt_ram,                             // Mapping Table RAM network
165                     IntTab(cluster_id, memc_ram_srcid), // SRCID RAM network
166                     IntTab(cluster_id, memc_int_tgtid), // TGTID INT network
167                     (cluster_id << l_width) + nb_procs, // CC_GLOBAL_ID
168                     memc_ways, memc_sets, 16,           // CACHE SIZE
169                     3,                                  // MAX NUMBER OF COPIES
170                     4096,                               // HEAP SIZE
171                     8,                                  // TRANSACTION TABLE DEPTH
172                     8,                                  // UPDATE TABLE DEPTH
173                     8,                                  // INVALIDATE TABLE DEPTH
174                     debug_start_cycle,
175                     memc_debug_ok );
176
177    std::ostringstream s_wt_memc;
178    s_wt_memc << "memc_wt_" << x_id << "_" << y_id;
179    memc_int_wt = new VciDspinTargetWrapper<vci_param_int,
180                                            dspin_int_cmd_width,
181                                            dspin_int_rsp_width>(
182                     s_wt_memc.str().c_str(),
183                     x_width + y_width + l_width);
184
185    std::ostringstream s_wi_memc;
186    s_wi_memc << "memc_wi_" << x_id << "_" << y_id;
187    memc_ram_wi = new VciDspinInitiatorWrapper<vci_param_ext,
188                                               dspin_ram_cmd_width,
189                                               dspin_ram_rsp_width>(
190                     s_wi_memc.str().c_str(),
191                     x_width + y_width + l_width);
192
193    ///////////   XICU
194    std::ostringstream s_xicu;
195    s_xicu << "xicu_" << x_id << "_" << y_id;
196    xicu = new VciXicu<vci_param_int>(
197                     s_xicu.str().c_str(),
198                     mt_int,                            // mapping table INT network
199                     IntTab(cluster_id,xicu_int_tgtid), // TGTID direct space
200                     nb_procs,                          // number of timer IRQs
201                     32,                                // number of hard IRQs
202                     32,                                // number of soft IRQs
203                     nb_procs);                         // number of output IRQs
204
205    std::ostringstream s_wt_xicu;
206    s_wt_xicu << "xicu_wt_" << x_id << "_" << y_id;
207    xicu_int_wt = new VciDspinTargetWrapper<vci_param_int,
208                                        dspin_int_cmd_width,
209                                        dspin_int_rsp_width>(
210                     s_wt_xicu.str().c_str(),
211                     x_width + y_width + l_width);
212
213    ////////////  MDMA
214    std::ostringstream s_mdma;
215    s_mdma << "mdma_" << x_id << "_" << y_id;
216    mdma = new VciMultiDma<vci_param_int>(
217                     s_mdma.str().c_str(),
218                     mt_int,
219                     IntTab(cluster_id, nb_procs),        // SRCID
220                     IntTab(cluster_id, mdma_int_tgtid),  // TGTID
221                     64,                                  // burst size
222                     nb_dmas);                            // number of IRQs
223
224    std::ostringstream s_wt_mdma;
225    s_wt_mdma << "mdma_wt_" << x_id << "_" << y_id;
226    mdma_int_wt = new VciDspinTargetWrapper<vci_param_int,
227                                            dspin_int_cmd_width,
228                                            dspin_int_rsp_width>(
229                     s_wt_mdma.str().c_str(),
230                     x_width + y_width + l_width);
231
232    std::ostringstream s_wi_mdma;
233    s_wi_mdma << "mdma_wi_" << x_id << "_" << y_id;
234    mdma_int_wi = new VciDspinInitiatorWrapper<vci_param_int,
235                                               dspin_int_cmd_width,
236                                               dspin_int_rsp_width>(
237                     s_wi_mdma.str().c_str(),
238                     x_width + y_width + l_width);
239
240    ///////////  Direct LOCAL_XBAR(S)
241    size_t nb_direct_initiators      = nb_procs + 1;
242    size_t nb_direct_targets         = 3;
243    if ( (cluster_id == cluster_iob0) or (cluster_id == cluster_iob1) )
244    {
245        nb_direct_initiators         = nb_procs + 2;
246        nb_direct_targets            = 4;
247    }
248
249    std::ostringstream s_int_xbar_cmd_d;
250    s_int_xbar_cmd_d << "int_xbar_cmd_d_" << x_id << "_" << y_id;
251    int_xbar_cmd_d = new DspinLocalCrossbar<dspin_int_cmd_width>(
252                     s_int_xbar_cmd_d.str().c_str(),
253                     mt_int,                       // mapping table
254                     x_id, y_id,                   // cluster coordinates
255                     x_width, y_width, l_width,
256                     nb_direct_initiators,         // number of local of sources
257                     nb_direct_targets,            // number of local dests
258                     2, 2,                         // fifo depths 
259                     true,                         // CMD crossbar
260                     true,                         // use routing table
261                     false );                      // no broacast
262
263    std::ostringstream s_int_xbar_rsp_d;
264    s_int_xbar_rsp_d << "int_xbar_rsp_d_" << x_id << "_" << y_id;
265    int_xbar_rsp_d = new DspinLocalCrossbar<dspin_int_rsp_width>(
266                     s_int_xbar_rsp_d.str().c_str(),
267                     mt_int,                       // mapping table
268                     x_id, y_id,                   // cluster coordinates
269                     x_width, y_width, l_width,
270                     nb_direct_targets,            // number of local sources     
271                     nb_direct_initiators,         // number of local dests
272                     2, 2,                         // fifo depths
273                     false,                        // RSP crossbar 
274                     false,                        // don't use routing table
275                     false );                      // no broacast
276
277    ////////////  Coherence LOCAL_XBAR(S)
278    std::ostringstream s_int_xbar_m2p_c;
279    s_int_xbar_m2p_c << "int_xbar_m2p_c_" << x_id << "_" << y_id;
280    int_xbar_m2p_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
281                     s_int_xbar_m2p_c.str().c_str(),
282                     mt_int,                       // mapping table
283                     x_id, y_id,                   // cluster coordinates
284                     x_width, y_width, l_width,    // several dests
285                     1,                            // number of local sources
286                     nb_procs,                     // number of local dests
287                     2, 2,                         // fifo depths 
288                     true,                         // pseudo CMD
289                     false,                        // no routing table
290                     true );                       // broacast
291
292    std::ostringstream s_int_xbar_p2m_c;
293    s_int_xbar_p2m_c << "int_xbar_p2m_c_" << x_id << "_" << y_id;
294    int_xbar_p2m_c = new DspinLocalCrossbar<dspin_int_rsp_width>(
295                     s_int_xbar_p2m_c.str().c_str(),
296                     mt_int,                       // mapping table
297                     x_id, y_id,                   // cluster coordinates
298                     x_width, y_width, 0,          // only one dest
299                     nb_procs,                     // number of local sources
300                     1,                            // number of local dests
301                     2, 2,                         // fifo depths 
302                     false,                        // pseudo RSP
303                     false,                        // no routing table
304                     false );                      // no broacast
305
306    std::ostringstream s_int_xbar_clack_c;
307    s_int_xbar_clack_c << "int_xbar_clack_c_" << x_id << "_" << y_id;
308    int_xbar_clack_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
309                     s_int_xbar_clack_c.str().c_str(),
310                     mt_int,                       // mapping table
311                     x_id, y_id,                   // cluster coordinates
312                     x_width, y_width, l_width,
313                     1,                            // number of local sources
314                     nb_procs,                     // number of local targets
315                     1, 1,                         // fifo depths
316                     true,                         // CMD
317                     false,                        // don't use local routing table
318                     false);                       // broadcast
319
320    //////////////  INT ROUTER(S)
321    std::ostringstream s_int_router_cmd;
322    s_int_router_cmd << "router_cmd_" << x_id << "_" << y_id;
323    int_router_cmd = new VirtualDspinRouter<dspin_int_cmd_width>(
324                     s_int_router_cmd.str().c_str(),
325                     x_id,y_id,                    // coordinate in the mesh
326                     x_width, y_width,             // x & y fields width
327                     3,                            // nb virtual channels
328                     4,4);                         // input & output fifo depths
329
330    std::ostringstream s_int_router_rsp;
331    s_int_router_rsp << "router_rsp_" << x_id << "_" << y_id;
332    int_router_rsp = new VirtualDspinRouter<dspin_int_rsp_width>(
333                     s_int_router_rsp.str().c_str(),
334                     x_id,y_id,                    // coordinates in mesh
335                     x_width, y_width,             // x & y fields width
336                     2,                            // nb virtual channels
337                     4,4);                         // input & output fifo depths
338
339    //////////////  XRAM
340    std::ostringstream s_xram;
341    s_xram << "xram_" << x_id << "_" << y_id;
342    xram = new VciSimpleRam<vci_param_ext>(
343                     s_xram.str().c_str(),
344                     IntTab(cluster_id, xram_ram_tgtid ),
345                     mt_ram,
346                     loader,
347                     xram_latency);
348
349    std::ostringstream s_wt_xram;
350    s_wt_xram << "xram_wt_" << x_id << "_" << y_id;
351    xram_ram_wt = new VciDspinTargetWrapper<vci_param_ext,
352                                            dspin_ram_cmd_width,
353                                            dspin_ram_rsp_width>(
354                     s_wt_xram.str().c_str(),
355                     x_width + y_width + l_width);
356
357    /////////////  RAM ROUTER(S)
358    std::ostringstream s_ram_router_cmd;
359    s_ram_router_cmd << "ram_router_cmd_" << x_id << "_" << y_id;
360    ram_router_cmd = new DspinRouter<dspin_ram_cmd_width>(
361                     s_ram_router_cmd.str().c_str(),
362                     x_id,y_id,                    // coordinate in the mesh
363                     x_width, y_width,             // x & y fields width
364                     4,4);                         // input & output fifo depths
365
366    std::ostringstream s_ram_router_rsp;
367    s_ram_router_rsp << "ram_router_rsp_" << x_id << "_" << y_id;
368    ram_router_rsp = new DspinRouter<dspin_ram_rsp_width>(
369                     s_ram_router_rsp.str().c_str(),
370                     x_id,y_id,                    // coordinates in mesh
371                     x_width, y_width,             // x & y fields width
372                     4,4);                         // input & output fifo depths
373
374    ////////////////////// I/O  CLUSTER ONLY    ///////////////////////
375    if ( (cluster_id == cluster_iob0) or (cluster_id == cluster_iob1) )
376    {
377        ///////////  IO_BRIDGE
378        size_t iox_local_id;
379        size_t global_id;
380        bool   has_irqs;
381        if ( cluster_id == cluster_iob0 ) 
382        {
383            iox_local_id = 0;
384            global_id    = cluster_iob0;
385            has_irqs     = true;
386        }
387        else
388        {
389            iox_local_id = 1;
390            global_id    = cluster_iob1;
391            has_irqs     = false;
392        }
393
394        std::ostringstream s_iob;
395        s_iob << "iob_" << x_id << "_" << y_id;   
396        iob = new VciIoBridge<vci_param_int,
397                              vci_param_ext>( 
398                     s_iob.str().c_str(),
399                     mt_ram,                               // EXT network maptab
400                     mt_int,                               // INT network maptab
401                     mt_iox,                               // IOX network maptab
402                     IntTab( global_id, iobx_int_tgtid ),  // INT TGTID
403                     IntTab( global_id, iobx_int_srcid ),  // INT SRCID
404                     IntTab( global_id, iox_local_id   ),  // IOX TGTID
405                     has_irqs, 
406                     16,                                   // cache line words
407                     8,                                    // IOTLB ways
408                     8,                                    // IOTLB sets
409                     debug_start_cycle,
410                     iob_debug_ok );
411       
412        std::ostringstream s_iob_int_wi;
413        s_iob_int_wi << "iob_int_wi_" << x_id << "_" << y_id;   
414        iob_int_wi = new VciDspinInitiatorWrapper<vci_param_int,
415                                                  dspin_int_cmd_width,
416                                                  dspin_int_rsp_width>(
417                     s_iob_int_wi.str().c_str(),
418                     x_width + y_width + l_width);
419
420        std::ostringstream s_iob_int_wt;
421        s_iob_int_wt << "iob_int_wt_" << x_id << "_" << y_id;   
422        iob_int_wt = new VciDspinTargetWrapper<vci_param_int,
423                                               dspin_int_cmd_width,
424                                               dspin_int_rsp_width>(
425                     s_iob_int_wt.str().c_str(),
426                     x_width + y_width + l_width);
427
428        std::ostringstream s_iob_ram_wi;
429        s_iob_ram_wi << "iob_ram_wi_" << x_id << "_" << y_id;   
430        iob_ram_wi = new VciDspinInitiatorWrapper<vci_param_ext,
431                                                  dspin_ram_cmd_width,
432                                                  dspin_ram_rsp_width>(
433                     s_iob_ram_wi.str().c_str(),
434                     x_width + y_width + l_width);
435
436        ///////////// RAM LOCAL_XBAR(S)
437        std::ostringstream s_ram_xbar_cmd;
438        s_ram_xbar_cmd << "ram_xbar_cmd_" << x_id << "_" << y_id;   
439        ram_xbar_cmd = new DspinLocalCrossbar<dspin_ram_cmd_width>(
440                     s_ram_xbar_cmd.str().c_str(),
441                     mt_ram,                       // mapping table
442                     x_id, y_id,                   // cluster coordinates
443                     x_width, y_width, 0,          // one dest on ram_cmd network
444                     2,                            // number of local sources
445                     1,                            // number of local dests
446                     2, 2,                         // fifo depths 
447                     true,                         // CMD crossbar
448                     false,                        // no routing table (one dest)
449                     false );                      // no broadcast
450
451        std::ostringstream s_ram_xbar_rsp;
452        s_ram_xbar_rsp << "ram_xbar_rsp_" << x_id << "_" << y_id;   
453        ram_xbar_rsp = new DspinLocalCrossbar<dspin_ram_rsp_width>(
454                     s_ram_xbar_rsp.str().c_str(),
455                     mt_ram,                       // mapping table
456                     x_id, y_id,                   // cluster coordinates
457                     x_width, y_width, l_width,    // two sources on ram_rsp network
458                     1,                            // number of local sources
459                     2,                            // number of local dests
460                     2, 2,                         // fifo depths 
461                     false,                        // RSP crossbar
462                     true,                         // use routing table
463                     false );                      // no broadcast
464    }
465
466    ////////////////////////////////////
467    // Connections are defined here
468    ////////////////////////////////////
469
470    // on coherence network : local srcid[proc] in [0...nb_procs-1]
471    //                      : local srcid[memc] = nb_procs
472
473    //////////////////////// internal CMD & RSP routers
474    int_router_cmd->p_clk                        (this->p_clk);
475    int_router_cmd->p_resetn                     (this->p_resetn);
476    int_router_rsp->p_clk                        (this->p_clk);
477    int_router_rsp->p_resetn                     (this->p_resetn);
478
479    for (int i = 0; i < 4; i++)
480    {
481        for(int k = 0; k < 3; k++)
482        {
483            int_router_cmd->p_out[i][k]          (this->p_dspin_int_cmd_out[i][k]);
484            int_router_cmd->p_in[i][k]           (this->p_dspin_int_cmd_in[i][k]);
485        }
486
487        for(int k = 0; k < 2; k++)
488        {
489            int_router_rsp->p_out[i][k]          (this->p_dspin_int_rsp_out[i][k]);
490            int_router_rsp->p_in[i][k]           (this->p_dspin_int_rsp_in[i][k]);
491        }
492    }
493
494    // local ports
495    int_router_cmd->p_out[4][0]                  (signal_int_dspin_cmd_g2l_d);
496    int_router_cmd->p_out[4][1]                  (signal_int_dspin_m2p_g2l_c);
497    int_router_cmd->p_out[4][2]                  (signal_int_dspin_clack_g2l_c);
498    int_router_cmd->p_in[4][0]                   (signal_int_dspin_cmd_l2g_d);
499    int_router_cmd->p_in[4][1]                   (signal_int_dspin_m2p_l2g_c);
500    int_router_cmd->p_in[4][2]                   (signal_int_dspin_clack_l2g_c);
501   
502    int_router_rsp->p_out[4][0]                  (signal_int_dspin_rsp_g2l_d);
503    int_router_rsp->p_out[4][1]                  (signal_int_dspin_p2m_g2l_c);
504    int_router_rsp->p_in[4][0]                   (signal_int_dspin_rsp_l2g_d);
505    int_router_rsp->p_in[4][1]                   (signal_int_dspin_p2m_l2g_c);
506
507    ///////////////////// CMD DSPIN  local crossbar direct
508    int_xbar_cmd_d->p_clk                        (this->p_clk);
509    int_xbar_cmd_d->p_resetn                     (this->p_resetn);
510    int_xbar_cmd_d->p_global_out                 (signal_int_dspin_cmd_l2g_d);
511    int_xbar_cmd_d->p_global_in                  (signal_int_dspin_cmd_g2l_d);
512
513    int_xbar_cmd_d->p_local_out[memc_int_tgtid]  (signal_int_dspin_cmd_memc_t);
514    int_xbar_cmd_d->p_local_out[xicu_int_tgtid]  (signal_int_dspin_cmd_xicu_t);
515    int_xbar_cmd_d->p_local_out[mdma_int_tgtid]  (signal_int_dspin_cmd_mdma_t);
516
517    int_xbar_cmd_d->p_local_in[mdma_int_srcid]   (signal_int_dspin_cmd_mdma_i);
518
519    for (size_t p = 0; p < nb_procs; p++)
520    int_xbar_cmd_d->p_local_in[proc_int_srcid+p] (signal_int_dspin_cmd_proc_i[p]);
521
522    if ( (cluster_id == cluster_iob0) or (cluster_id == cluster_iob1) )
523    {
524    int_xbar_cmd_d->p_local_out[iobx_int_tgtid]  (signal_int_dspin_cmd_iobx_t);
525    int_xbar_cmd_d->p_local_in[iobx_int_srcid]   (signal_int_dspin_cmd_iobx_i);
526    }
527
528    //////////////////////// RSP DSPIN  local crossbar direct
529    int_xbar_rsp_d->p_clk                        (this->p_clk);
530    int_xbar_rsp_d->p_resetn                     (this->p_resetn);
531    int_xbar_rsp_d->p_global_out                 (signal_int_dspin_rsp_l2g_d);
532    int_xbar_rsp_d->p_global_in                  (signal_int_dspin_rsp_g2l_d);
533
534    int_xbar_rsp_d->p_local_in[memc_int_tgtid]   (signal_int_dspin_rsp_memc_t);
535    int_xbar_rsp_d->p_local_in[xicu_int_tgtid]   (signal_int_dspin_rsp_xicu_t);
536    int_xbar_rsp_d->p_local_in[mdma_int_tgtid]   (signal_int_dspin_rsp_mdma_t);
537
538    int_xbar_rsp_d->p_local_out[mdma_int_srcid]  (signal_int_dspin_rsp_mdma_i);
539
540    for (size_t p = 0; p < nb_procs; p++)
541    int_xbar_rsp_d->p_local_out[proc_int_srcid+p] (signal_int_dspin_rsp_proc_i[p]);
542
543    if ( (cluster_id == cluster_iob0) or (cluster_id == cluster_iob1) )
544    {
545    int_xbar_rsp_d->p_local_in[iobx_int_tgtid]   (signal_int_dspin_rsp_iobx_t);
546    int_xbar_rsp_d->p_local_out[iobx_int_srcid]  (signal_int_dspin_rsp_iobx_i);
547    }
548
549    ////////////////////// M2P DSPIN local crossbar coherence
550    int_xbar_m2p_c->p_clk                        (this->p_clk);
551    int_xbar_m2p_c->p_resetn                     (this->p_resetn);
552    int_xbar_m2p_c->p_global_out                 (signal_int_dspin_m2p_l2g_c);
553    int_xbar_m2p_c->p_global_in                  (signal_int_dspin_m2p_g2l_c);
554    int_xbar_m2p_c->p_local_in[0]                (signal_int_dspin_m2p_memc);
555    for (size_t p = 0; p < nb_procs; p++) 
556        int_xbar_m2p_c->p_local_out[p]           (signal_int_dspin_m2p_proc[p]);
557
558    ////////////////////////// P2M DSPIN local crossbar coherence
559    int_xbar_p2m_c->p_clk                        (this->p_clk);
560    int_xbar_p2m_c->p_resetn                     (this->p_resetn);
561    int_xbar_p2m_c->p_global_out                 (signal_int_dspin_p2m_l2g_c);
562    int_xbar_p2m_c->p_global_in                  (signal_int_dspin_p2m_g2l_c);
563    int_xbar_p2m_c->p_local_out[0]               (signal_int_dspin_p2m_memc);
564    for (size_t p = 0; p < nb_procs; p++) 
565        int_xbar_p2m_c->p_local_in[p]            (signal_int_dspin_p2m_proc[p]);
566
567    ////////////////////// CLACK DSPIN local crossbar coherence
568    int_xbar_clack_c->p_clk                      (this->p_clk);
569    int_xbar_clack_c->p_resetn                   (this->p_resetn);
570    int_xbar_clack_c->p_global_out               (signal_int_dspin_clack_l2g_c);
571    int_xbar_clack_c->p_global_in                (signal_int_dspin_clack_g2l_c);
572    int_xbar_clack_c->p_local_in[0]              (signal_int_dspin_clack_memc);
573    for (size_t p = 0; p < nb_procs; p++)
574        int_xbar_clack_c->p_local_out[p]         (signal_int_dspin_clack_proc[p]);
575
576    //////////////////////////////////// Processors
577    for (size_t p = 0; p < nb_procs; p++)
578    {
579        proc[p]->p_clk                           (this->p_clk);
580        proc[p]->p_resetn                        (this->p_resetn);
581        proc[p]->p_vci                           (signal_int_vci_ini_proc[p]);
582        proc[p]->p_dspin_m2p                     (signal_int_dspin_m2p_proc[p]);
583        proc[p]->p_dspin_p2m                     (signal_int_dspin_p2m_proc[p]);
584        proc[p]->p_dspin_clack                   (signal_int_dspin_clack_proc[p]);
585        proc[p]->p_irq[0]                        (signal_proc_it[p]);
586        for ( size_t j = 1 ; j < 6 ; j++)
587        {
588            proc[p]->p_irq[j]                    (signal_false);
589        }
590
591        proc_wi[p]->p_clk                        (this->p_clk);
592        proc_wi[p]->p_resetn                     (this->p_resetn);
593        proc_wi[p]->p_dspin_cmd                  (signal_int_dspin_cmd_proc_i[p]);
594        proc_wi[p]->p_dspin_rsp                  (signal_int_dspin_rsp_proc_i[p]);
595        proc_wi[p]->p_vci                        (signal_int_vci_ini_proc[p]);
596    }
597
598    ///////////////////////////////////// XICU
599    xicu->p_clk                                  (this->p_clk);
600    xicu->p_resetn                               (this->p_resetn);
601    xicu->p_vci                                  (signal_int_vci_tgt_xicu);
602    for ( size_t p=0 ; p<nb_procs ; p++)
603    {
604        xicu->p_irq[p]                           (signal_proc_it[p]);
605    }
606    for ( size_t i=0 ; i<4 ; i++)
607    {
608        xicu->p_hwi[i]                           (signal_irq_mdma[i]);
609    }
610    for ( size_t i=4 ; i<32 ; i++)
611    {
612        if (cluster_id == cluster_iob0) 
613        xicu->p_hwi[i]                           (*(this->p_irq[i]));
614        else 
615        xicu->p_hwi[i]                           (signal_false);
616    }                     
617
618    // wrapper XICU
619    xicu_int_wt->p_clk                           (this->p_clk);
620    xicu_int_wt->p_resetn                        (this->p_resetn);
621    xicu_int_wt->p_dspin_cmd                     (signal_int_dspin_cmd_xicu_t);
622    xicu_int_wt->p_dspin_rsp                     (signal_int_dspin_rsp_xicu_t);
623    xicu_int_wt->p_vci                           (signal_int_vci_tgt_xicu);
624
625    ///////////////////////////////////// MEMC
626    memc->p_clk                                  (this->p_clk);
627    memc->p_resetn                               (this->p_resetn);
628    memc->p_vci_ixr                              (signal_ram_vci_ini_memc);
629    memc->p_vci_tgt                              (signal_int_vci_tgt_memc);
630    memc->p_dspin_p2m                            (signal_int_dspin_p2m_memc);
631    memc->p_dspin_m2p                            (signal_int_dspin_m2p_memc);
632    memc->p_dspin_clack                          (signal_int_dspin_clack_memc);
633
634    // wrapper to INT network
635    memc_int_wt->p_clk                           (this->p_clk);
636    memc_int_wt->p_resetn                        (this->p_resetn);
637    memc_int_wt->p_dspin_cmd                     (signal_int_dspin_cmd_memc_t);
638    memc_int_wt->p_dspin_rsp                     (signal_int_dspin_rsp_memc_t);
639    memc_int_wt->p_vci                           (signal_int_vci_tgt_memc);
640
641    // wrapper to RAM network
642    memc_ram_wi->p_clk                           (this->p_clk);
643    memc_ram_wi->p_resetn                        (this->p_resetn);
644    memc_ram_wi->p_dspin_cmd                     (signal_ram_dspin_cmd_memc_i);
645    memc_ram_wi->p_dspin_rsp                     (signal_ram_dspin_rsp_memc_i);
646    memc_ram_wi->p_vci                           (signal_ram_vci_ini_memc);
647
648    //////////////////////////////////// XRAM
649    xram->p_clk                                  (this->p_clk);
650    xram->p_resetn                               (this->p_resetn);
651    xram->p_vci                                  (signal_ram_vci_tgt_xram);
652
653    // wrapper to RAM network
654    xram_ram_wt->p_clk                           (this->p_clk);
655    xram_ram_wt->p_resetn                        (this->p_resetn);
656    xram_ram_wt->p_dspin_cmd                     (signal_ram_dspin_cmd_xram_t);
657    xram_ram_wt->p_dspin_rsp                     (signal_ram_dspin_rsp_xram_t);
658    xram_ram_wt->p_vci                           (signal_ram_vci_tgt_xram);
659
660    /////////////////////////////////// MDMA
661    mdma->p_clk                                  (this->p_clk);
662    mdma->p_resetn                               (this->p_resetn);
663    mdma->p_vci_target                           (signal_int_vci_tgt_mdma);
664    mdma->p_vci_initiator                        (signal_int_vci_ini_mdma);
665    for (size_t i=0 ; i<nb_dmas ; i++)
666        mdma->p_irq[i]                           (signal_irq_mdma[i]);
667
668    // target wrapper
669    mdma_int_wt->p_clk                           (this->p_clk);
670    mdma_int_wt->p_resetn                        (this->p_resetn);
671    mdma_int_wt->p_dspin_cmd                     (signal_int_dspin_cmd_mdma_t);
672    mdma_int_wt->p_dspin_rsp                     (signal_int_dspin_rsp_mdma_t);
673    mdma_int_wt->p_vci                           (signal_int_vci_tgt_mdma);
674
675    // initiator wrapper
676    mdma_int_wi->p_clk                           (this->p_clk);
677    mdma_int_wi->p_resetn                        (this->p_resetn);
678    mdma_int_wi->p_dspin_cmd                     (signal_int_dspin_cmd_mdma_i);
679    mdma_int_wi->p_dspin_rsp                     (signal_int_dspin_rsp_mdma_i);
680    mdma_int_wi->p_vci                           (signal_int_vci_ini_mdma);
681
682    // For the IO bridge and the RAM network components, the connexions
683    // depend on cluster type: The vci_io_bridge and dspin_local_crossbar
684    // components are only in cluster_iob0 & cluster_iob1
685
686    if ( (cluster_id != cluster_iob0) and (cluster_id != cluster_iob1) )
687    {
688        // RAM network CMD & RSP routers
689        ram_router_cmd->p_clk                    (this->p_clk);
690        ram_router_cmd->p_resetn                 (this->p_resetn);
691        ram_router_rsp->p_clk                    (this->p_clk);
692        ram_router_rsp->p_resetn                 (this->p_resetn);
693        for( size_t n=0 ; n<4 ; n++)
694        {
695            ram_router_cmd->p_out[n]             (this->p_dspin_ram_cmd_out[n]);
696            ram_router_cmd->p_in[n]              (this->p_dspin_ram_cmd_in[n]);
697            ram_router_rsp->p_out[n]             (this->p_dspin_ram_rsp_out[n]);
698            ram_router_rsp->p_in[n]              (this->p_dspin_ram_rsp_in[n]);
699        }
700        ram_router_cmd->p_out[4]                 (signal_ram_dspin_cmd_xram_t);
701        ram_router_cmd->p_in[4]                  (signal_ram_dspin_cmd_memc_i);
702        ram_router_rsp->p_out[4]                 (signal_ram_dspin_rsp_memc_i);
703        ram_router_rsp->p_in[4]                  (signal_ram_dspin_rsp_xram_t);
704    }
705    else  // IO cluster
706    {
707        // IO bridge
708        iob->p_clk                               (this->p_clk);
709        iob->p_resetn                            (this->p_resetn);
710        iob->p_vci_ini_iox                       (*(this->p_vci_iox_ini));
711        iob->p_vci_tgt_iox                       (*(this->p_vci_iox_tgt));
712        iob->p_vci_tgt_int                       (signal_int_vci_tgt_iobx);
713        iob->p_vci_ini_int                       (signal_int_vci_ini_iobx);
714        iob->p_vci_ini_ram                       (signal_ram_vci_ini_iobx);
715        if ( cluster_id == cluster_iob0 )
716            for ( size_t n=0 ; n<32 ; n++ )
717                iob->p_irq[n]->bind              (*(this->p_irq[n]));
718
719        // initiator wrapper to RAM network
720        iob_ram_wi->p_clk                        (this->p_clk);
721        iob_ram_wi->p_resetn                     (this->p_resetn);
722        iob_ram_wi->p_dspin_cmd                  (signal_ram_dspin_cmd_iobx_i);
723        iob_ram_wi->p_dspin_rsp                  (signal_ram_dspin_rsp_iobx_i);
724        iob_ram_wi->p_vci                        (signal_ram_vci_ini_iobx);
725
726        // initiator wrapper to INT network
727        iob_int_wi->p_clk                        (this->p_clk);
728        iob_int_wi->p_resetn                     (this->p_resetn);
729        iob_int_wi->p_dspin_cmd                  (signal_int_dspin_cmd_iobx_i);
730        iob_int_wi->p_dspin_rsp                  (signal_int_dspin_rsp_iobx_i);
731        iob_int_wi->p_vci                        (signal_int_vci_ini_iobx);
732
733        // target wrapper to INT network
734        iob_int_wt->p_clk                        (this->p_clk);
735        iob_int_wt->p_resetn                     (this->p_resetn);
736        iob_int_wt->p_dspin_cmd                  (signal_int_dspin_cmd_iobx_t);
737        iob_int_wt->p_dspin_rsp                  (signal_int_dspin_rsp_iobx_t);
738        iob_int_wt->p_vci                        (signal_int_vci_tgt_iobx);
739
740        // RAM network CMD local crossbar
741        ram_xbar_cmd->p_clk                      (this->p_clk);
742        ram_xbar_cmd->p_resetn                   (this->p_resetn);
743        ram_xbar_cmd->p_global_out               (signal_ram_dspin_cmd_l2g);
744        ram_xbar_cmd->p_global_in                (signal_ram_dspin_cmd_g2l);
745        ram_xbar_cmd->p_local_in[0]              (signal_ram_dspin_cmd_memc_i);
746        ram_xbar_cmd->p_local_in[1]              (signal_ram_dspin_cmd_iobx_i);
747        ram_xbar_cmd->p_local_out[0]             (signal_ram_dspin_cmd_xram_t);
748
749        // RAM network RSP local crossbar
750        ram_xbar_rsp->p_clk                      (this->p_clk);
751        ram_xbar_rsp->p_resetn                   (this->p_resetn);
752        ram_xbar_rsp->p_global_out               (signal_ram_dspin_rsp_l2g);
753        ram_xbar_rsp->p_global_in                (signal_ram_dspin_rsp_g2l);
754        ram_xbar_rsp->p_local_in[0]              (signal_ram_dspin_rsp_xram_t);
755        ram_xbar_rsp->p_local_out[0]             (signal_ram_dspin_rsp_memc_i);
756        ram_xbar_rsp->p_local_out[1]             (signal_ram_dspin_rsp_iobx_i);
757
758        // RAM network CMD & RSP routers
759        ram_router_cmd->p_clk                    (this->p_clk);
760        ram_router_cmd->p_resetn                 (this->p_resetn);
761        ram_router_rsp->p_clk                    (this->p_clk);
762        ram_router_rsp->p_resetn                 (this->p_resetn);
763        for( size_t n=0 ; n<4 ; n++)
764        {
765            ram_router_cmd->p_out[n]             (this->p_dspin_ram_cmd_out[n]);
766            ram_router_cmd->p_in[n]              (this->p_dspin_ram_cmd_in[n]);
767            ram_router_rsp->p_out[n]             (this->p_dspin_ram_rsp_out[n]);
768            ram_router_rsp->p_in[n]              (this->p_dspin_ram_rsp_in[n]);
769        }
770        ram_router_cmd->p_out[4]                 (signal_ram_dspin_cmd_g2l);
771        ram_router_cmd->p_in[4]                  (signal_ram_dspin_cmd_l2g);
772        ram_router_rsp->p_out[4]                 (signal_ram_dspin_rsp_g2l);
773        ram_router_rsp->p_in[4]                  (signal_ram_dspin_rsp_l2g);
774    }
775   
776} // end constructor
777
778}}
779
780
781// Local Variables:
782// tab-width: 3
783// c-basic-offset: 3
784// c-file-offsets:((innamespace . 0)(inline-open . 0))
785// indent-tabs-mode: nil
786// End:
787
788// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
789
790
791
Note: See TracBrowser for help on using the repository browser.