Ignore:
Timestamp:
Aug 16, 2012, 7:36:04 PM (12 years ago)
Author:
alain
Message:

Two modifications in the "tsarv4_generic_mmu" platform:
1) improving the debug mechanisms (better control on the command line)
2) changing/simplifying the IRQs wiring to ICU in the tsarV4_cluster_mmu.

Location:
trunk/platforms/tsarv4_generic_mmu/tsarv4_cluster_mmu/caba
Files:
3 edited

Legend:

Unmodified
Added
Removed
  • trunk/platforms/tsarv4_generic_mmu/tsarv4_cluster_mmu/caba/metadata/tsarv4_cluster_mmu.sd

    r189 r255  
    1616                Uses('common:mapping_table'),
    1717                Uses('common:iss2'),
    18                 Uses('caba:vci_cc_vcache_wrapper_v4',
     18                Uses('caba:vci_cc_vcache_wrapper_v4',
    1919                     iss_t = 'common:gdb_iss',
    2020                     gdb_iss_t = 'common:mips32el'),
    21                 Uses('caba:vci_mem_cache_v4'),
    22                 Uses('caba:vci_simple_ram'),
    23                 Uses('caba:vci_xicu'),
    24                 Uses('caba:vci_local_crossbar'),
    25                 Uses('caba:virtual_dspin_router',
     21                Uses('caba:vci_mem_cache_v4'),
     22                Uses('caba:vci_simple_ram'),
     23        Uses('caba:vci_xicu'),
     24        Uses('caba:vci_local_crossbar'),
     25        Uses('caba:virtual_dspin_router',
    2626                     flit_width = parameter.Reference('cmd_width')),
    27                 Uses('caba:virtual_dspin_router',
     27        Uses('caba:virtual_dspin_router',
    2828                     flit_width = parameter.Reference('rsp_width')),
    29                 Uses('caba:vci_vdspin_target_wrapper',
     29        Uses('caba:vci_vdspin_target_wrapper',
    3030                     dspin_cmd_width = parameter.Reference('cmd_width'),
    3131                     dspin_rsp_width = parameter.Reference('rsp_width')),
    32                 Uses('caba:vci_vdspin_initiator_wrapper',
     32        Uses('caba:vci_vdspin_initiator_wrapper',
    3333                     dspin_cmd_width = parameter.Reference('cmd_width'),
    3434                     dspin_rsp_width = parameter.Reference('rsp_width')),
     
    3939                Uses('common:elf_file_loader'),
    4040                ],
    41         instance_parameters = [
    42                 parameter.Int('n_x'),
    43                 parameter.Int('n_y'),
    44                 parameter.Int('n_cluster'),
    45                 parameter.Module('mtd', 'common:mapping_table'),
    46                 parameter.Module('mtc', 'common:mapping_table'),
    47                 parameter.Module('mtx', 'common:mapping_table'),
    48                 parameter.Int('x_width'),
    49                 parameter.Int('y_width'),
    50                 parameter.Int('memc_tgtid'),
    51                 parameter.Int('xicu_tgtid'),
    52                 parameter.Int('fbuf_tgtid'),
    53                 parameter.Int('mtty_tgtid'),
    54                 parameter.Int('brom_tgtid'),
    55                 parameter.Int('bdev_tgtid'),
    56                 parameter.Int('cdma_tgtid'),
    57                 parameter.Int('memc_ways'),
    58                 parameter.Int('memc_sets'),
    59                 parameter.Int('l1_i_ways'),
    60                 parameter.Int('l1_i_sets'),
    61                 parameter.Int('l1_d_ways'),
    62                 parameter.Int('l1_d_sets'),
    63                 parameter.Int('xram_latency'),
    64                 parameter.Bool('io'),
    65                 ],
    66 
    6741        ports = [
    6842                Port('caba:bit_in', 'p_resetn', auto = 'resetn'),
     
    7145                Port('caba:dspin_input', 'p_cmd_in', [2, 4], dspin_data_size = parameter.Reference('cmd_width')),
    7246                Port('caba:dspin_output', 'p_rsp_out', [2, 4], dspin_data_size = parameter.Reference('rsp_width')),
    73                 Port('caba:dspin_input', 'p_rsp_in', [2, 4], dspin_data_size = parameter.Reference('rsp_width')),
     47                Port('caba:dspin_input', 'p_rsp_in', [2, 4], dspin_data_size = parameter.Reference('rsp_width')),
    7448                ],
    7549)
  • trunk/platforms/tsarv4_generic_mmu/tsarv4_cluster_mmu/caba/source/include/tsarv4_cluster_mmu.h

    r234 r255  
    66// This program is released under the GNU public license
    77//////////////////////////////////////////////////////////////////////////////
    8 // This file define a TSAR cluster architecture with virtual memory:
    9 // - It uses the virtual_dspin_router  as distributed global interconnect
    10 // - It uses the vci_local_crossbar as local interconnect
    11 // - It uses the vci_cc_vcache_wrapper_v4
    12 // - It uses the vci_mem_cache_v4
    13 // - It contains a private RAM with a variable latency to emulate the L3 cache
    14 // - It can contains 1, 2 or 4 processors
    15 // - Each processor has a private dma channel (vci_multi_dma)
    16 // - It uses the vci_xicu interrupt controller
    17 // - The peripherals MTTY, BDEV, FBUF, and the boot BROM are in the cluster
    18 //   containing address 0xBFC00000.
    19 // - The Multi-TTY component controls 4 terminals.
    20 // - The nprocs dma irqs are connected to IRQ_IN[0]...IRQ_IN[3]
    21 // - The four tty irqs are connected to IRQ_IN[4]...IRQ_IN[7]
    22 // - The bdev irq is connected to IRQ_IN[8]
    23 //////////////////////////////////////////////////////////////////////////////////
    248
    259#ifndef SOCLIB_CABA_TSAR_CLUSTER_V4_MMU_H
     
    6246
    6347        // Ports
    64         sc_in<bool>                                             p_clk;
    65         sc_in<bool>                                             p_resetn;
     48    sc_in<bool>                                         p_clk;
     49    sc_in<bool>                                         p_resetn;
    6650        soclib::caba::DspinOutput<cmd_width>                    **p_cmd_out;
    6751        soclib::caba::DspinInput<cmd_width>                     **p_cmd_in;
    68         soclib::caba::DspinOutput<rsp_width>                    **p_rsp_out;
    69         soclib::caba::DspinInput<rsp_width>                     **p_rsp_in;
     52    soclib::caba::DspinOutput<rsp_width>                **p_rsp_out;
     53    soclib::caba::DspinInput<rsp_width>                 **p_rsp_in;
    7054
    71         // interrupt signals
    72         sc_signal<bool>                 signal_false;
    73         sc_signal<bool>                 signal_proc_it[4];
    74         sc_signal<bool>                 signal_irq_mdma[4];
    75         sc_signal<bool>                 signal_irq_tty0;
    76         sc_signal<bool>                 signal_irq_tty1;
    77         sc_signal<bool>                 signal_irq_tty2;
    78         sc_signal<bool>                 signal_irq_tty3;
     55    // interrupt signals
     56        sc_signal<bool>         signal_false;
     57        sc_signal<bool>                 signal_proc_it[8];
     58        sc_signal<bool>                 signal_irq_mdma[8];
     59        sc_signal<bool>                 signal_irq_mtty[23];
    7960        sc_signal<bool>                 signal_irq_bdev;
    8061       
     
    11798        VciSignals<vci_param>           signal_vci_xram;
    11899       
    119         // Components
     100    // Components
    120101
    121         VciCcVCacheWrapperV4<vci_param, iss_t>*                         proc[4];
    122         VciMemCacheV4<vci_param>*                                       memc;
    123         VciXicu<vci_param>*                                             xicu;
    124         VciLocalCrossbar<vci_param>*                                    xbard;
    125         VciLocalCrossbar<vci_param>*                                    xbarc;
    126         VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>*          tgtwrapperd;
    127         VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>*       iniwrapperd;
    128         VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>*          tgtwrapperc;
    129         VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>*       iniwrapperc;
    130         VirtualDspinRouter<cmd_width>*                                  cmdrouter;
    131         VirtualDspinRouter<rsp_width>*                                  rsprouter;
    132         VciSimpleRam<vci_param>*                                        brom;
    133         VciMultiTty<vci_param>*                                         mtty;
    134         VciFrameBuffer<vci_param>*                                      fbuf;
    135         VciBlockDeviceTsarV4<vci_param>*                                bdev;
    136         VciMultiDma<vci_param>*                                         mdma;
    137         VciSimpleRam<vci_param>*                                        xram;
     102    VciCcVCacheWrapperV4<vci_param, iss_t>*                     proc[8];
     103    VciMemCacheV4<vci_param>*                                   memc;
     104    VciXicu<vci_param>*                                         xicu;
     105    VciLocalCrossbar<vci_param>*                                xbard;
     106    VciLocalCrossbar<vci_param>*                                xbarc;
     107    VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>*      tgtwrapperd;
     108    VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>*   iniwrapperd;
     109    VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>*      tgtwrapperc;
     110    VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>*   iniwrapperc;
     111    VirtualDspinRouter<cmd_width>*                              cmdrouter;
     112    VirtualDspinRouter<rsp_width>*                                      rsprouter;
     113    VciSimpleRam<vci_param>*                                    brom;
     114    VciMultiTty<vci_param>*                                     mtty;
     115    VciFrameBuffer<vci_param>*                                  fbuf;
     116    VciBlockDeviceTsarV4<vci_param>*                            bdev;
     117    VciMultiDma<vci_param>*                                     mdma;
     118    VciSimpleRam<vci_param>*                                    xram;
    138119
    139         TsarV4ClusterMmu(sc_module_name  insname,
    140                         size_t           nprocs,                            // number of processors
    141                         size_t           n_x,                               // x coordinate
    142                         size_t           n_y,                               // y coordinate
    143                         size_t           n_cluster,                         // y + ymax*x
    144                         const            soclib::common::MappingTable &mtd, // direct mapping table
    145                         const            soclib::common::MappingTable &mtc, // coherence mapping table
    146                         const            soclib::common::MappingTable &mtx, // xram mapping table
    147                         size_t           x_width,                           // x field number of bits
    148                         size_t           y_width,                           // y field number of bits
    149                         size_t           tgtid_memc,
    150                         size_t           tgtid_xicu,
    151                         size_t           tgtid_fbuf,
    152                         size_t           tgtid_mtty,
    153                         size_t           tgtid_brom,
    154                         size_t           tgtid_bdev,
    155                         size_t           tgtid_mdma,
    156                         size_t           memc_ways,                         // number of ways for MEMC
    157                         size_t           memc_sets,                         // number of sets for MEMC
    158                         size_t           l1_i_ways,                         // number of ways for L1 ICACHE
    159                         size_t           l1_i_sets,                         // number of sets for L1 ICACHE
    160                         size_t           l1_d_ways,                         // number of ways for L1 DCACHE
    161                         size_t           l1_d_sets,                         // number of sets for L1 DCACHE
    162                         size_t           xram_latency,                      // external ram latency
    163                         bool             io,                                // I/O cluster if true
    164                         size_t           xfb,                               // frame buffer pixels
    165                         size_t           yfb,                               // frame buffer lines
    166                         char*            disk_name,                         // virtual disk name for BDEV
    167                         size_t           block_size,                        // block size for BDEV
    168                         const Loader    &loader,                            // loader for BROM
    169                         uint32_t         frozen_cycles,                     // max frozen cycles
    170                         uint32_t         start_debug_cycle,
    171                         bool             debug_ok);
     120        TsarV4ClusterMmu(sc_module_name                     insname,
     121                     size_t                             nb_procs,      // number of processors
     122                     size_t                             nb_ttys,       // number of TTY terminals
     123                     size_t                             nb_dmas,       // number of DMA channels
     124                     size_t                             x,             // x coordinate
     125                     size_t                             y,             // y coordinate
     126                     size_t                             cluster,       // y + ymax*x
     127                     const soclib::common::MappingTable &mtd,          // direct mapping table
     128                     const soclib::common::MappingTable &mtc,          // coherence mapping table
     129                     const soclib::common::MappingTable &mtx,          // xram mapping table
     130                     size_t                                 x_width,       // x field number of bits
     131                     size_t                                 y_width,       // y field number of bits
     132                     size_t                                 tgtid_memc,
     133                     size_t                                 tgtid_xicu,
     134                     size_t                                 tgtid_fbuf,
     135                     size_t                             tgtid_mtty,
     136                     size_t                             tgtid_brom,
     137                     size_t                             tgtid_bdev,
     138                     size_t                             tgtid_mdma,
     139                     size_t                             memc_ways,
     140                     size_t                             memc_sets,
     141                     size_t                             l1_i_ways,
     142                     size_t                             l1_i_sets,
     143                     size_t                             l1_d_ways,
     144                     size_t                             l1_d_sets,     
     145                     size_t                             xram_latency,  // external ram latency
     146                     bool                               io,                // I/O cluster if true
     147                     size_t                             xfb,           // frame buffer pixels
     148                     size_t                             yfb,           // frame buffer lines
     149                     char*                              disk_name,     // virtual disk name for BDEV
     150                     size_t                             block_size,    // block size for BDEV
     151                                 const Loader                       &loader,       // loader for BROM
     152                     uint32_t                           frozen_cycles, // max frozen cycles
     153                     uint32_t                           start_debug_cycle,
     154                     bool                               memc_debug_ok,
     155                     bool                               proc_debug_ok);
    172156
    173157        ~TsarV4ClusterMmu();
  • trunk/platforms/tsarv4_generic_mmu/tsarv4_cluster_mmu/caba/source/src/tsarv4_cluster_mmu.cpp

    r249 r255  
     1//////////////////////////////////////////////////////////////////////////////
     2// File: tsarv4_cluster_mmu.c
     3// Author: Alain Greiner
     4// Copyright: UPMC/LIP6
     5// Date : march 2011
     6// This program is released under the GNU public license
     7//////////////////////////////////////////////////////////////////////////////
     8// This file define a TSAR cluster architecture with virtual memory:
     9// - It uses the virtual_dspin_router as distributed global interconnect
     10// - It uses the vci_local_crossbar as local interconnect
     11// - It uses the vci_cc_vcache_wrapper_v4
     12// - It uses the vci_mem_cache_v4
     13// - It contains a private RAM with a variable latency to emulate the L3 cache
     14// - It can contains 1, 2 or 4 processors
     15// - Each processor has a private dma channel (vci_multi_dma)
     16// - It uses the vci_xicu interrupt controller
     17// - The peripherals MTTY, BDEV, FBUF, and the boot BROM are in the cluster
     18//   containing address 0xBFC00000.
     19// - The Multi-TTY component controls up to 15 terminals.
     20// - Each Multi-DMA component controls up to 8 DMA channels.
     21// - The DMA IRQs are connected to IRQ_IN[8]...IRQ_IN[15]
     22// - The TTY IRQs are connected to IRQ_IN[16]...IRQ_IN[30]
     23// - The BDEV IRQ is connected to IRQ_IN[31]
     24//////////////////////////////////////////////////////////////////////////////////
     25
    126#include "../include/tsarv4_cluster_mmu.h"
    227
     
    833//////////////////////////////////////////////////////////////////////////
    934template<typename vci_param, typename iss_t, int cmd_width, int rsp_width>
    10    TsarV4ClusterMmu<vci_param, iss_t, cmd_width, rsp_width>::TsarV4ClusterMmu(
    11          sc_module_name  insname,
    12          size_t          nprocs,
    13          size_t          x_id,
    14          size_t          y_id,
    15          size_t          cluster_id,
    16          const           soclib::common::MappingTable &mtd,
    17          const           soclib::common::MappingTable &mtc,
    18          const           soclib::common::MappingTable &mtx,
    19          size_t          x_width,
    20          size_t          y_width,
    21          size_t          tgtid_memc,
    22          size_t          tgtid_xicu,
    23          size_t          tgtid_fbuf,
    24          size_t          tgtid_mtty,
    25          size_t          tgtid_brom,
    26          size_t          tgtid_bdev,
    27          size_t          tgtid_mdma,
    28          size_t          memc_ways,
    29          size_t          memc_sets,
    30          size_t          l1_i_ways,
    31          size_t          l1_i_sets,
    32          size_t          l1_d_ways,
    33          size_t          l1_d_sets,
    34          size_t          xram_latency,
    35          bool            io,
    36          size_t          xfb,
    37          size_t          yfb,
    38          char*           disk_name,
    39          size_t          block_size,
    40          const Loader   &loader,
    41          uint32_t        frozen_cycles,
    42          uint32_t        debug_start_cycle,
    43          bool            debug_ok)
     35TsarV4ClusterMmu<vci_param, iss_t, cmd_width, rsp_width>::TsarV4ClusterMmu(
     36         sc_module_name                     insname,
     37         size_t                             nb_procs,
     38         size_t                             nb_ttys,
     39         size_t                             nb_dmas,
     40         size_t                             x_id,
     41         size_t                             y_id,
     42         size_t                             cluster_id,
     43         const soclib::common::MappingTable &mtd,
     44         const soclib::common::MappingTable &mtc,
     45         const soclib::common::MappingTable &mtx,
     46         size_t                             x_width,
     47         size_t                             y_width,
     48         size_t                             tgtid_memc,
     49         size_t                             tgtid_xicu,
     50         size_t                             tgtid_fbuf,
     51         size_t                             tgtid_mtty,
     52         size_t                             tgtid_brom,
     53         size_t                             tgtid_bdev,
     54         size_t                             tgtid_mdma,
     55         size_t                             memc_ways,
     56         size_t                             memc_sets,
     57         size_t                             l1_i_ways,
     58         size_t                             l1_i_sets,
     59         size_t                             l1_d_ways,
     60         size_t                             l1_d_sets,
     61         size_t                             xram_latency,
     62         bool                               io,
     63         size_t                             xfb,
     64         size_t                             yfb,
     65         char*                              disk_name,
     66         size_t                             block_size,
     67         const Loader                      &loader,
     68         uint32_t                           frozen_cycles,
     69         uint32_t                           debug_start_cycle,
     70         bool                               memc_debug_ok,
     71         bool                               proc_debug_ok)
    4472            : soclib::caba::BaseModule(insname),
    4573            p_clk("clk"),
    46             p_resetn("resetn"),
    47 
    48             signal_dspin_cmd_l2g_d("signal_dspin_cmd_l2g_d"),
    49             signal_dspin_cmd_g2l_d("signal_dspin_cmd_g2l_d"),
    50             signal_dspin_cmd_l2g_c("signal_dspin_cmd_l2g_c"),
    51             signal_dspin_cmd_g2l_c("signal_dspin_cmd_g2l_c"),
    52             signal_dspin_rsp_l2g_d("signal_dspin_rsp_l2g_d"),
    53             signal_dspin_rsp_g2l_d("signal_dspin_rsp_g2l_d"),
    54             signal_dspin_rsp_l2g_c("signal_dspin_rsp_l2g_c"),
    55             signal_dspin_rsp_g2l_c("signal_dspin_rsp_g2l_c"),
    56 
    57             signal_vci_ini_d_bdev("signal_vci_ini_d_bdev"),
    58             signal_vci_ini_d_mdma("signal_vci_ini_d_mdma"),
    59 
    60             signal_vci_tgt_d_memc("signal_vci_tgt_d_memc"),
    61             signal_vci_tgt_d_mtty("signal_vci_tgt_d_mtty"),
    62             signal_vci_tgt_d_xicu("signal_vci_tgt_d_xicu"),
    63             signal_vci_tgt_d_bdev("signal_vci_tgt_d_bdev"),
    64             signal_vci_tgt_d_mdma("signal_vci_tgt_d_mdma"),
    65             signal_vci_tgt_d_brom("signal_vci_tgt_d_brom"),
    66             signal_vci_tgt_d_fbuf("signal_vci_tgt_d_fbuf"),
    67 
    68             signal_vci_ini_c_memc("signal_vci_ini_c_memc"),
    69             signal_vci_tgt_c_memc("signal_vci_tgt_c_memc"),
    70 
    71             signal_vci_xram("signal_vci_xram")
    72 
    73             {
    74                // Vectors of ports definition
    75 
    76                p_cmd_in        = alloc_elems<DspinInput<cmd_width> >("p_cmd_in", 2, 4);
    77                p_cmd_out       = alloc_elems<DspinOutput<cmd_width> >("p_cmd_out", 2, 4);
    78                p_rsp_in        = alloc_elems<DspinInput<rsp_width> >("p_rsp_in", 2, 4);
    79                p_rsp_out       = alloc_elems<DspinOutput<rsp_width> >("p_rsp_out", 2, 4);
    80 
    81                // Components definition
    82 
    83                // on direct network : local srcid[proc] in [0...nprocs-1]
    84                // on direct network : local srcid[mdma] = nprocs
    85                // on direct network : local srcid[bdev] = nprocs + 1
    86 
    87                // on coherence network : local srcid[proc] in [0...nprocs-1]
    88                // on coherence network : local srcid[memc] = nprocs
    89 
    90                std::cout << "  - building proc_" << x_id << "_" << y_id << "-*" << std::endl;
    91 
    92                for (size_t p = 0; p < nprocs; p++){
    93                   std::ostringstream sproc;
    94                   sproc << "proc_" << x_id << "_" << y_id << "_" << p;
    95                   proc[p] = new VciCcVCacheWrapperV4<vci_param, iss_t>(
    96                         sproc.str().c_str(),
    97                         cluster_id*nprocs + p,
    98                         mtd,                            // Mapping Table Direct
    99                         mtc,                            // Mapping Table Coherence
    100                         IntTab(cluster_id,p),           // SRCID_D
    101                         IntTab(cluster_id,p),           // SRCID_C
    102                         IntTab(cluster_id,p),           // TGTID_C
    103                         8,                              // ITLB ways
    104                         8,                              // ITLB sets
    105                         8,                              // DTLB ways
    106                         8,                              // DTLB sets
    107                         l1_i_ways,l1_i_sets,16,         // ICACHE size
    108                         l1_d_ways,l1_d_sets,16,         // DCACHE size
    109                         4,                              // WBUF width
    110                         4,                              // WBUF depth
    111                         x_width,                        // X Width
    112                         y_width,                        // Y Width
    113                         nprocs,                         // Memory Cache Local Id (coherence)
    114                         frozen_cycles,                  // max frozen cycles
    115                         debug_start_cycle,
    116                         debug_ok);
    117                }
    118 
    119                std::cout << "  - building memc_" << x_id << "_" << y_id << std::endl;
    120 
    121                std::ostringstream smemc;
    122                smemc << "memc_" << x_id << "_" << y_id;
    123                memc = new VciMemCacheV4<vci_param>(
     74            p_resetn("resetn")
     75
     76{
     77    // Vectors of ports definition
     78
     79    p_cmd_in        = alloc_elems<DspinInput<cmd_width> >("p_cmd_in", 2, 4);
     80    p_cmd_out       = alloc_elems<DspinOutput<cmd_width> >("p_cmd_out", 2, 4);
     81    p_rsp_in        = alloc_elems<DspinInput<rsp_width> >("p_rsp_in", 2, 4);
     82    p_rsp_out       = alloc_elems<DspinOutput<rsp_width> >("p_rsp_out", 2, 4);
     83
     84    // Components definition
     85
     86    // on direct network : local srcid[proc] in [0..nb_procs-1]
     87    // on direct network : local srcid[mdma] = nb_procs
     88    // on direct network : local srcid[bdev] = nb_procs + 1
     89
     90    // on coherence network : local srcid[proc] in [0...nb_procs-1]
     91    // on coherence network : local srcid[memc] = nb_procs
     92
     93    std::cout << "  - building proc_" << x_id << "_" << y_id << "-*" << std::endl;
     94
     95    for (size_t p = 0; p < nb_procs; p++)
     96    {
     97        std::ostringstream sproc;
     98        sproc << "proc_" << x_id << "_" << y_id << "_" << p;
     99        proc[p] = new VciCcVCacheWrapperV4<vci_param, iss_t>(
     100                      sproc.str().c_str(),
     101                      cluster_id*nb_procs + p,
     102                      mtd,                            // Mapping Table Direct
     103                      mtc,                            // Mapping Table Coherence
     104                      IntTab(cluster_id,p),           // SRCID_D
     105                      IntTab(cluster_id,p),           // SRCID_C
     106                      IntTab(cluster_id,p),           // TGTID_C
     107                      8,                              // ITLB ways
     108                      8,                              // ITLB sets
     109                      8,                              // DTLB ways
     110                      8,                              // DTLB sets
     111                      l1_i_ways,l1_i_sets,16,         // ICACHE size
     112                      l1_d_ways,l1_d_sets,16,         // DCACHE size
     113                      4,                              // WBUF nlines
     114                      4,                              // WBUF nwords
     115                      x_width,
     116                      y_width,
     117                      nb_procs,                       // MEMC local index
     118                      frozen_cycles,                  // max frozen cycles
     119                      debug_start_cycle,
     120                      proc_debug_ok);
     121    }
     122
     123    std::cout << "  - building memc_" << x_id << "_" << y_id << std::endl;
     124
     125    std::ostringstream smemc;
     126    smemc << "memc_" << x_id << "_" << y_id;
     127    memc = new VciMemCacheV4<vci_param>(
    124128                     smemc.str().c_str(),
    125129                     mtd, mtc, mtx,
    126                      IntTab(cluster_id),                  // SRCID_X
    127                      IntTab(cluster_id, nprocs),          // SRCID_C
    128                      IntTab(cluster_id, tgtid_memc),      // TGTID_D
    129                      IntTab(cluster_id, nprocs),          // TGTID_C
    130                      memc_ways, memc_sets, 16,            // CACHE SIZE
    131                      4096,                                // HEAP SIZE
    132                      8,                                   // TRANSACTION TABLE DEPTH
    133                      8,                                   // UPDATE TABLE DEPTH
     130                     IntTab(cluster_id),              // SRCID_X
     131                     IntTab(cluster_id, nb_procs),    // SRCID_C
     132                     IntTab(cluster_id, tgtid_memc),  // TGTID_D
     133                     IntTab(cluster_id, nb_procs),    // TGTID_C
     134                     memc_ways, memc_sets, 16,        // CACHE SIZE
     135                     4096,                            // HEAP SIZE
     136                     8,                               // TRANSACTION TABLE DEPTH
     137                     8,                               // UPDATE TABLE DEPTH
    134138                     debug_start_cycle,
    135                      debug_ok);
    136 
    137 
    138                std::cout << "  - building xram_" << x_id << "_" << y_id << std::endl;
    139 
    140                std::ostringstream sxram;
    141                sxram << "xram_" << x_id << "_" << y_id;
    142                xram = new VciSimpleRam<vci_param>(
     139                     memc_debug_ok);
     140
     141    std::cout << "  - building xram_" << x_id << "_" << y_id << std::endl;
     142
     143    std::ostringstream sxram;
     144    sxram << "xram_" << x_id << "_" << y_id;
     145    xram = new VciSimpleRam<vci_param>(
    143146                     sxram.str().c_str(),
    144147                     IntTab(cluster_id),
     
    147150                     xram_latency);
    148151
    149                std::cout << "  - building xicu_" << x_id << "_" << y_id << std::endl;
    150 
    151                size_t  nhwi = 4;                               // always 4 (or 9) ports, even if
    152                if (io){
    153                   nhwi = 9;                      // there if less than 4 processors
    154                }
    155                std::ostringstream sicu;
    156                sicu << "xicu_" << x_id << "_" << y_id;
    157                xicu = new VciXicu<vci_param>(
     152    std::cout << "  - building xicu_" << x_id << "_" << y_id << std::endl;
     153
     154    std::ostringstream sicu;
     155    sicu << "xicu_" << x_id << "_" << y_id;
     156    xicu = new VciXicu<vci_param>(
    158157                     sicu.str().c_str(),
    159                      mtd,                                  // mapping table
    160                      IntTab(cluster_id, tgtid_xicu),       // TGTID_D
    161                      0,                                    // number of timer IRQs
    162                      nhwi,                                 // number of hard IRQs
    163                      0,                                    // number of soft IRQs
    164                      nprocs);                              // number of output IRQs
    165 
    166                std::cout << "  - building dma_" << x_id << "_" << y_id << std::endl;
    167 
    168                // dma multi-canaux
    169                std::ostringstream sdma;
    170                sdma << "dma_" << x_id << "_" << y_id;
    171                mdma = new VciMultiDma<vci_param>(
     158                     mtd,                               // mapping table
     159                     IntTab(cluster_id, tgtid_xicu),    // TGTID_D
     160                     nb_procs,                          // number of timer IRQs
     161                     32,                                // number of hard IRQs
     162                     0,                                 // number of soft IRQs
     163                     nb_procs);                         // number of output IRQs
     164
     165    std::cout << "  - building dma_" << x_id << "_" << y_id << std::endl;
     166
     167    std::ostringstream sdma;
     168    sdma << "dma_" << x_id << "_" << y_id;
     169    mdma = new VciMultiDma<vci_param>(
    172170                     sdma.str().c_str(),
    173171                     mtd,
    174                      IntTab(cluster_id, nprocs),          // SRCID
     172                     IntTab(cluster_id, nb_procs),        // SRCID
    175173                     IntTab(cluster_id, tgtid_mdma),      // TGTID
    176174                     64,                                  // burst size
    177                      nprocs);                             // number of IRQs
    178 
    179                std::cout << "  - building xbard_" << x_id << "_" << y_id << std::endl;
    180 
    181                // direct local crossbar
    182                size_t nb_direct_initiators      = nprocs + 1;
    183                size_t nb_direct_targets         = 3;
    184                if (io){
    185                   nb_direct_initiators         = nprocs + 2;
    186                   nb_direct_targets            = 7;
    187                }
    188                std::ostringstream sd;
    189                sd << "xbard_" << x_id << "_" << y_id;
    190                xbard = new VciLocalCrossbar<vci_param>(
     175                     nb_procs);                           // number of IRQs
     176
     177    std::cout << "  - building xbard_" << x_id << "_" << y_id << std::endl;
     178
     179    size_t nb_direct_initiators      = nb_procs + 1;
     180    size_t nb_direct_targets         = 3;
     181    if ( io )
     182    {
     183        nb_direct_initiators         = nb_procs + 2;
     184        nb_direct_targets            = 7;
     185    }
     186    std::ostringstream sd;
     187    sd << "xbard_" << x_id << "_" << y_id;
     188    xbard = new VciLocalCrossbar<vci_param>(
    191189                     sd.str().c_str(),
    192190                     mtd,
    193                      IntTab(cluster_id),                 // cluster initiator index
    194                      IntTab(cluster_id),                 // cluster target index
    195                      nb_direct_initiators,               // number of initiators
    196                      nb_direct_targets);                 // number of targets     
    197 
    198                std::cout << "  - building xbarc_" << x_id << "_" << y_id << std::endl;
    199 
    200                // coherence local crossbar
    201                std::ostringstream sc;
    202                sc << "xbarc_" << x_id << "_" << y_id;
    203                xbarc = new VciLocalCrossbar<vci_param>(
     191                     IntTab(cluster_id),           // cluster initiator index
     192                     IntTab(cluster_id),           // cluster target index
     193                     nb_direct_initiators,         // number of initiators
     194                     nb_direct_targets);           // number of targets     
     195
     196    std::cout << "  - building xbarc_" << x_id << "_" << y_id << std::endl;
     197
     198    std::ostringstream sc;
     199    sc << "xbarc_" << x_id << "_" << y_id;
     200    xbarc = new VciLocalCrossbar<vci_param>(
    204201                     sc.str().c_str(),
    205202                     mtc,
    206                      IntTab(cluster_id),                 // cluster initiator index
    207                      IntTab(cluster_id),                 // cluster target index
    208                      nprocs + 1,                         // number of initiators
    209                      nprocs + 1);                        // number of targets
    210 
    211                std::cout << "  - building wrappers in cluster_" << x_id << "_" << y_id << std::endl;
    212 
    213                // direct initiator wrapper
    214                std::ostringstream wid;
    215                wid << "iniwrapperd_" << x_id << "_" << y_id;
    216                iniwrapperd = new VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>(
     203                     IntTab(cluster_id),           // cluster initiator index
     204                     IntTab(cluster_id),           // cluster target index
     205                     nb_procs + 1,                 // number of initiators
     206                     nb_procs + 1);                // number of targets
     207
     208    std::cout << "  - building wrappers in cluster_" << x_id << "_" << y_id << std::endl;
     209
     210    // direct initiator wrapper
     211    std::ostringstream wid;
     212    wid << "iniwrapperd_" << x_id << "_" << y_id;
     213    iniwrapperd = new VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>(
    217214                     wid.str().c_str(),
    218215                     4,                            // cmd fifo depth
    219216                     4);                           // rsp fifo depth
    220217
    221                // direct target wrapper
    222                std::ostringstream wtd;
    223                wtd << "tgtwrapperd_" << x_id << "_" << y_id;
    224                tgtwrapperd = new VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>(
     218    // direct target wrapper
     219    std::ostringstream wtd;
     220    wtd << "tgtwrapperd_" << x_id << "_" << y_id;
     221    tgtwrapperd = new VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>(
    225222                     wtd.str().c_str(),
    226223                     4,                            // cmd fifo depth
    227224                     4);                           // rsp fifo depth
    228225
    229                // coherence initiator wrapper
    230                std::ostringstream wic;
    231                wic << "iniwrapperc_" << x_id << "_" << y_id;
    232                iniwrapperc = new VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>(
     226    // coherence initiator wrapper
     227    std::ostringstream wic;
     228    wic << "iniwrapperc_" << x_id << "_" << y_id;
     229    iniwrapperc = new VciVdspinInitiatorWrapper<vci_param,cmd_width,rsp_width>(
    233230                     wic.str().c_str(),
    234231                     4,                            // cmd fifo depth
    235232                     4);                           // rsp fifo depth
    236233
    237                // coherence target wrapper
    238                std::ostringstream wtc;
    239                wtc << "tgtwrapperc_" << x_id << "_" << y_id;
    240                tgtwrapperc = new VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>(
    241                      wtc.str().c_str(),
     234    // coherence target wrapper
     235    std::ostringstream wtc;
     236    wtc << "tgtwrapperc_" << x_id << "_" << y_id;
     237    tgtwrapperc = new VciVdspinTargetWrapper<vci_param,cmd_width,rsp_width>(
     238    wtc.str().c_str(),
    242239                     4,                            // cmd fifo depth
    243240                     4);                           // rsp fifo depth
    244241
    245                std::cout << "  - building cmdrouter_" << x_id << "_" << y_id << std::endl;
    246 
    247                // CMD router
    248                std::ostringstream scmd;
    249                scmd << "cmdrouter_" << x_id << "_" << y_id;
    250                cmdrouter = new VirtualDspinRouter<cmd_width>(
     242    std::cout << "  - building cmdrouter_" << x_id << "_" << y_id << std::endl;
     243
     244    std::ostringstream scmd;
     245    scmd << "cmdrouter_" << x_id << "_" << y_id;
     246    cmdrouter = new VirtualDspinRouter<cmd_width>(
    251247                     scmd.str().c_str(),
    252248                     x_id,y_id,                    // coordinate in the mesh
     
    254250                     4,4);                         // input & output fifo depths
    255251
    256                std::cout << "  - building rsprouter_" << x_id << "_" << y_id << std::endl;
    257 
    258                // RSP router
    259                std::ostringstream srsp;
    260                srsp << "rsprouter_" << x_id << "_" << y_id;
    261                rsprouter = new VirtualDspinRouter<rsp_width>(
     252    std::cout << "  - building rsprouter_" << x_id << "_" << y_id << std::endl;
     253
     254    // RSP router
     255    std::ostringstream srsp;
     256    srsp << "rsprouter_" << x_id << "_" << y_id;
     257    rsprouter = new VirtualDspinRouter<rsp_width>(
    262258                     srsp.str().c_str(),
    263259                     x_id,y_id,                    // coordinates in mesh
     
    265261                     4,4);                         // input & output fifo depths
    266262
    267                // IO cluster components
    268                if (io){
    269                   brom = new VciSimpleRam<vci_param>(
     263    // IO cluster components
     264    if ( io )
     265    {
     266        std::cout << "  - building brom" << std::endl;
     267
     268        brom = new VciSimpleRam<vci_param>(
    270269                        "brom",
    271270                        IntTab(cluster_id, tgtid_brom),
     
    273272                        loader);
    274273
    275                   fbuf = new VciFrameBuffer<vci_param>(
     274        std::cout << "  - building fbuf" << std::endl;
     275
     276        fbuf = new VciFrameBuffer<vci_param>(
    276277                        "fbuf",
    277278                        IntTab(cluster_id, tgtid_fbuf),
     
    279280                        xfb, yfb);
    280281
    281                   bdev = new VciBlockDeviceTsarV4<vci_param>(
     282        std::cout << "  - building fbuf" << std::endl;
     283
     284        bdev = new VciBlockDeviceTsarV4<vci_param>(
    282285                        "bdev",
    283286                        mtd,
    284                         IntTab(cluster_id, nprocs+1),
     287                        IntTab(cluster_id, nb_procs+1),
    285288                        IntTab(cluster_id, tgtid_bdev),
    286289                        disk_name,
    287                         block_size);
    288 
    289                   mtty = new VciMultiTty<vci_param>(
     290                        block_size,
     291                        4);            // burst size
     292
     293        std::cout << "  - building mtty" << std::endl;
     294
     295        std::vector<std::string> vect_names;
     296        for( size_t tid = 0 ; tid < (nb_ttys) ; tid++ )
     297        {
     298            std::ostringstream term_name;
     299            term_name <<  "term" << tid;
     300            vect_names.push_back(term_name.str().c_str());
     301        }
     302        mtty = new VciMultiTty<vci_param>(
    290303                        "mtty",
    291304                        IntTab(cluster_id, tgtid_mtty),
    292305                        mtd,
    293                         "tty0", "tty1", "tty2", "tty3", NULL);
    294                }
    295 
    296                std::cout << "  - all components constructed" << std::endl;
    297 
    298                ////////////////////////////////////
    299                // Connections are defined here
    300                ////////////////////////////////////
    301 
    302                // CMDROUTER and RSPROUTER
    303                cmdrouter->p_clk                        (this->p_clk);
    304                cmdrouter->p_resetn                     (this->p_resetn);
    305                rsprouter->p_clk                        (this->p_clk);
    306                rsprouter->p_resetn                     (this->p_resetn);
    307                for (int x = 0; x < 2; x++){
    308                   for(int y = 0; y < 4; y++){
    309                      cmdrouter->p_out[x][y]            (this->p_cmd_out[x][y]);
    310                      cmdrouter->p_in[x][y]             (this->p_cmd_in[x][y]);
    311                      rsprouter->p_out[x][y]            (this->p_rsp_out[x][y]);
    312                      rsprouter->p_in[x][y]             (this->p_rsp_in[x][y]);
    313                   }
    314                }
    315 
    316                cmdrouter->p_out[0][4]                  (signal_dspin_cmd_g2l_d);
    317                cmdrouter->p_out[1][4]                  (signal_dspin_cmd_g2l_c);
    318                cmdrouter->p_in[0][4]                   (signal_dspin_cmd_l2g_d);
    319                cmdrouter->p_in[1][4]                   (signal_dspin_cmd_l2g_c);
    320 
    321                rsprouter->p_out[0][4]                  (signal_dspin_rsp_g2l_d);
    322                rsprouter->p_out[1][4]                  (signal_dspin_rsp_g2l_c);
    323                rsprouter->p_in[0][4]                   (signal_dspin_rsp_l2g_d);
    324                rsprouter->p_in[1][4]                   (signal_dspin_rsp_l2g_c);
    325 
    326                // VCI/DSPIN WRAPPERS
    327                iniwrapperd->p_clk                      (this->p_clk);
    328                iniwrapperd->p_resetn                   (this->p_resetn);
    329                iniwrapperd->p_vci                      (signal_vci_l2g_d);
    330                iniwrapperd->p_dspin_out                (signal_dspin_cmd_l2g_d);
    331                iniwrapperd->p_dspin_in                 (signal_dspin_rsp_g2l_d);
    332 
    333                tgtwrapperd->p_clk                      (this->p_clk);
    334                tgtwrapperd->p_resetn                   (this->p_resetn);
    335                tgtwrapperd->p_vci                      (signal_vci_g2l_d);
    336                tgtwrapperd->p_dspin_out                (signal_dspin_rsp_l2g_d);
    337                tgtwrapperd->p_dspin_in                 (signal_dspin_cmd_g2l_d);
    338 
    339                iniwrapperc->p_clk                      (this->p_clk);
    340                iniwrapperc->p_resetn                   (this->p_resetn);
    341                iniwrapperc->p_vci                      (signal_vci_l2g_c);
    342                iniwrapperc->p_dspin_out                (signal_dspin_cmd_l2g_c);
    343                iniwrapperc->p_dspin_in                 (signal_dspin_rsp_g2l_c);
    344 
    345                tgtwrapperc->p_clk                      (this->p_clk);
    346                tgtwrapperc->p_resetn                   (this->p_resetn);
    347                tgtwrapperc->p_vci                      (signal_vci_g2l_c);
    348                tgtwrapperc->p_dspin_out                (signal_dspin_rsp_l2g_c);
    349                tgtwrapperc->p_dspin_in                 (signal_dspin_cmd_g2l_c);
    350 
    351                // CROSSBAR direct
    352                xbard->p_clk                            (this->p_clk);
    353                xbard->p_resetn                         (this->p_resetn);
    354                xbard->p_initiator_to_up                (signal_vci_l2g_d);
    355                xbard->p_target_to_up                   (signal_vci_g2l_d);
    356 
    357                xbard->p_to_target[tgtid_memc]          (signal_vci_tgt_d_memc);
    358                xbard->p_to_target[tgtid_xicu]          (signal_vci_tgt_d_xicu);
    359                xbard->p_to_target[tgtid_mdma]          (signal_vci_tgt_d_mdma);
    360 
    361                xbard->p_to_initiator[nprocs]           (signal_vci_ini_d_mdma);
    362 
    363                for (size_t p = 0; p < nprocs; p++){
    364                   xbard->p_to_initiator[p]            (signal_vci_ini_d_proc[p]);
    365                }
    366 
    367                if (io){
    368                   xbard->p_to_target[tgtid_mtty]      (signal_vci_tgt_d_mtty);
    369                   xbard->p_to_target[tgtid_brom]      (signal_vci_tgt_d_brom);
    370                   xbard->p_to_target[tgtid_bdev]      (signal_vci_tgt_d_bdev);
    371                   xbard->p_to_target[tgtid_fbuf]      (signal_vci_tgt_d_fbuf);
    372 
    373                   xbard->p_to_initiator[nprocs+1]     (signal_vci_ini_d_bdev);
    374                }
    375 
    376                // CROSSBAR coherence
    377                xbarc->p_clk                            (this->p_clk);
    378                xbarc->p_resetn                         (this->p_resetn);
    379                xbarc->p_initiator_to_up                (signal_vci_l2g_c);
    380                xbarc->p_target_to_up                   (signal_vci_g2l_c);
    381                xbarc->p_to_initiator[nprocs]           (signal_vci_ini_c_memc);
    382                xbarc->p_to_target[nprocs]              (signal_vci_tgt_c_memc);
    383                for (size_t p = 0; p < nprocs; p++) {
    384                   xbarc->p_to_target[p]                (signal_vci_tgt_c_proc[p]);
    385                   xbarc->p_to_initiator[p]             (signal_vci_ini_c_proc[p]);
    386                }
    387 
    388                // Processors
    389                for (size_t p = 0; p < nprocs; p++){
    390                   proc[p]->p_clk                       (this->p_clk);
    391                   proc[p]->p_resetn                    (this->p_resetn);
    392                   proc[p]->p_vci_ini_d                 (signal_vci_ini_d_proc[p]);
    393                   proc[p]->p_vci_ini_c                 (signal_vci_ini_c_proc[p]);
    394                   proc[p]->p_vci_tgt_c                 (signal_vci_tgt_c_proc[p]);
    395                   proc[p]->p_irq[0]                    (signal_proc_it[p]);
    396                   for ( size_t j = 1 ; j < 6 ; j++){
    397                      proc[p]->p_irq[j]                 (signal_false);
    398                   }
    399                }
    400 
    401                // XICU
    402                xicu->p_clk                             (this->p_clk);
    403                xicu->p_resetn                          (this->p_resetn);
    404                xicu->p_vci                             (signal_vci_tgt_d_xicu);
    405                for (size_t p = 0; p < nprocs; p++){
    406                   xicu->p_irq[p] (signal_proc_it[p]);
    407                }
    408                for (size_t p = 0; p < nprocs; p++){
    409                   xicu->p_hwi[p] (signal_irq_mdma[p]);
    410                }
    411                for (size_t x = nprocs; x < 4; x++){
    412                   xicu->p_hwi[x] (signal_false);
    413                }
    414 
    415                if (io){
    416                   xicu->p_hwi[4]         (signal_irq_tty0);
    417                   xicu->p_hwi[5]         (signal_irq_tty1);
    418                   xicu->p_hwi[6]         (signal_irq_tty2);
    419                   xicu->p_hwi[7]         (signal_irq_tty3);
    420 
    421                   xicu->p_hwi[8]         (signal_irq_bdev);
    422                }
    423 
    424                // MEMC
    425                memc->p_clk                             (this->p_clk);
    426                memc->p_resetn                          (this->p_resetn);
    427                memc->p_vci_ixr                         (signal_vci_xram);
    428                memc->p_vci_tgt                         (signal_vci_tgt_d_memc);
    429                memc->p_vci_ini                         (signal_vci_ini_c_memc);
    430                memc->p_vci_tgt_cleanup                 (signal_vci_tgt_c_memc);
    431 
    432                // XRAM
    433                xram->p_clk                             (this->p_clk);
    434                xram->p_resetn                          (this->p_resetn);
    435                xram->p_vci                             (signal_vci_xram);
    436 
    437                // CDMA
    438                mdma->p_clk                             (this->p_clk);
    439                mdma->p_resetn                          (this->p_resetn);
    440                mdma->p_vci_target                      (signal_vci_tgt_d_mdma);
    441                mdma->p_vci_initiator                   (signal_vci_ini_d_mdma);
    442                for (size_t p = 0; p < nprocs; p++){
    443                   mdma->p_irq[p]                       (signal_irq_mdma[p]);
    444                }
    445 
    446                // Components in IO cluster
    447 
    448                if (io){
    449                   // BDEV           
    450                   bdev->p_clk                         (this->p_clk);
    451                   bdev->p_resetn                      (this->p_resetn);
    452                   bdev->p_irq                         (signal_irq_bdev);
    453                   bdev->p_vci_target                  (signal_vci_tgt_d_bdev);
    454                   bdev->p_vci_initiator               (signal_vci_ini_d_bdev);
    455 
    456                   // FBUF
    457                   fbuf->p_clk                         (this->p_clk);
    458                   fbuf->p_resetn                      (this->p_resetn);
    459                   fbuf->p_vci                         (signal_vci_tgt_d_fbuf);
    460 
    461                   // BROM
    462                   brom->p_clk                         (this->p_clk);
    463                   brom->p_resetn                      (this->p_resetn);
    464                   brom->p_vci                         (signal_vci_tgt_d_brom);
    465 
    466                   // MTTY
    467                   mtty->p_clk                         (this->p_clk);
    468                   mtty->p_resetn                      (this->p_resetn);
    469                   mtty->p_vci                         (signal_vci_tgt_d_mtty);
    470                   mtty->p_irq[0]                      (signal_irq_tty0);
    471                   mtty->p_irq[1]                      (signal_irq_tty1);
    472                   mtty->p_irq[2]                      (signal_irq_tty2);
    473                   mtty->p_irq[3]                      (signal_irq_tty3);
    474                }
    475             } // end constructor
     306                        vect_names);
     307    }
     308
     309    std::cout << std::endl;
     310
     311    ////////////////////////////////////
     312    // Connections are defined here
     313    ////////////////////////////////////
     314
     315    // CMDROUTER and RSPROUTER
     316    cmdrouter->p_clk                        (this->p_clk);
     317    cmdrouter->p_resetn                     (this->p_resetn);
     318    rsprouter->p_clk                        (this->p_clk);
     319    rsprouter->p_resetn                     (this->p_resetn);
     320    for (int x = 0; x < 2; x++)
     321    {
     322        for(int y = 0; y < 4; y++)
     323        {
     324            cmdrouter->p_out[x][y]          (this->p_cmd_out[x][y]);
     325            cmdrouter->p_in[x][y]           (this->p_cmd_in[x][y]);
     326            rsprouter->p_out[x][y]          (this->p_rsp_out[x][y]);
     327            rsprouter->p_in[x][y]           (this->p_rsp_in[x][y]);
     328        }
     329    }
     330
     331    cmdrouter->p_out[0][4]                  (signal_dspin_cmd_g2l_d);
     332    cmdrouter->p_out[1][4]                  (signal_dspin_cmd_g2l_c);
     333    cmdrouter->p_in[0][4]                   (signal_dspin_cmd_l2g_d);
     334    cmdrouter->p_in[1][4]                   (signal_dspin_cmd_l2g_c);
     335
     336    rsprouter->p_out[0][4]                  (signal_dspin_rsp_g2l_d);
     337    rsprouter->p_out[1][4]                  (signal_dspin_rsp_g2l_c);
     338    rsprouter->p_in[0][4]                   (signal_dspin_rsp_l2g_d);
     339    rsprouter->p_in[1][4]                   (signal_dspin_rsp_l2g_c);
     340
     341    std::cout << "  - CMD & RSP routers connected" << std::endl;
     342
     343    // VCI/DSPIN WRAPPERS
     344    iniwrapperd->p_clk                      (this->p_clk);
     345    iniwrapperd->p_resetn                   (this->p_resetn);
     346    iniwrapperd->p_vci                      (signal_vci_l2g_d);
     347    iniwrapperd->p_dspin_out                (signal_dspin_cmd_l2g_d);
     348    iniwrapperd->p_dspin_in                 (signal_dspin_rsp_g2l_d);
     349
     350    tgtwrapperd->p_clk                      (this->p_clk);
     351    tgtwrapperd->p_resetn                   (this->p_resetn);
     352    tgtwrapperd->p_vci                      (signal_vci_g2l_d);
     353    tgtwrapperd->p_dspin_out                (signal_dspin_rsp_l2g_d);
     354    tgtwrapperd->p_dspin_in                 (signal_dspin_cmd_g2l_d);
     355
     356    iniwrapperc->p_clk                      (this->p_clk);
     357    iniwrapperc->p_resetn                   (this->p_resetn);
     358    iniwrapperc->p_vci                      (signal_vci_l2g_c);
     359    iniwrapperc->p_dspin_out                (signal_dspin_cmd_l2g_c);
     360    iniwrapperc->p_dspin_in                 (signal_dspin_rsp_g2l_c);
     361
     362    tgtwrapperc->p_clk                      (this->p_clk);
     363    tgtwrapperc->p_resetn                   (this->p_resetn);
     364    tgtwrapperc->p_vci                      (signal_vci_g2l_c);
     365    tgtwrapperc->p_dspin_out                (signal_dspin_rsp_l2g_c);
     366    tgtwrapperc->p_dspin_in                 (signal_dspin_cmd_g2l_c);
     367
     368    std::cout << "  - VCI/DSPIN wrappers connected" << std::endl;
     369
     370    // CROSSBAR direct
     371    xbard->p_clk                            (this->p_clk);
     372    xbard->p_resetn                         (this->p_resetn);
     373    xbard->p_initiator_to_up                (signal_vci_l2g_d);
     374    xbard->p_target_to_up                   (signal_vci_g2l_d);
     375
     376    xbard->p_to_target[tgtid_memc]          (signal_vci_tgt_d_memc);
     377    xbard->p_to_target[tgtid_xicu]          (signal_vci_tgt_d_xicu);
     378    xbard->p_to_target[tgtid_mdma]          (signal_vci_tgt_d_mdma);
     379
     380    xbard->p_to_initiator[nb_procs]         (signal_vci_ini_d_mdma);
     381
     382    for (size_t p = 0; p < nb_procs; p++)
     383    {
     384        xbard->p_to_initiator[p]            (signal_vci_ini_d_proc[p]);
     385    }
     386
     387    if ( io )
     388    {
     389        xbard->p_to_target[tgtid_mtty]      (signal_vci_tgt_d_mtty);
     390        xbard->p_to_target[tgtid_brom]      (signal_vci_tgt_d_brom);
     391        xbard->p_to_target[tgtid_bdev]      (signal_vci_tgt_d_bdev);
     392        xbard->p_to_target[tgtid_fbuf]      (signal_vci_tgt_d_fbuf);
     393
     394        xbard->p_to_initiator[nb_procs+1]   (signal_vci_ini_d_bdev);
     395    }
     396
     397    std::cout << "  - Direct crossbar connected" << std::endl;
     398
     399    // CROSSBAR coherence
     400    xbarc->p_clk                            (this->p_clk);
     401    xbarc->p_resetn                         (this->p_resetn);
     402    xbarc->p_initiator_to_up                (signal_vci_l2g_c);
     403    xbarc->p_target_to_up                   (signal_vci_g2l_c);
     404    xbarc->p_to_initiator[nb_procs]         (signal_vci_ini_c_memc);
     405    xbarc->p_to_target[nb_procs]            (signal_vci_tgt_c_memc);
     406    for (size_t p = 0; p < nb_procs; p++)
     407    {
     408        xbarc->p_to_target[p]               (signal_vci_tgt_c_proc[p]);
     409        xbarc->p_to_initiator[p]            (signal_vci_ini_c_proc[p]);
     410    }
     411
     412    std::cout << "  - Coherence crossbar connected" << std::endl;
     413
     414    // Processors
     415    for (size_t p = 0; p < nb_procs; p++)
     416    {
     417        proc[p]->p_clk                      (this->p_clk);
     418        proc[p]->p_resetn                   (this->p_resetn);
     419        proc[p]->p_vci_ini_d                (signal_vci_ini_d_proc[p]);
     420        proc[p]->p_vci_ini_c                (signal_vci_ini_c_proc[p]);
     421        proc[p]->p_vci_tgt_c                (signal_vci_tgt_c_proc[p]);
     422        proc[p]->p_irq[0]                   (signal_proc_it[p]);
     423        for ( size_t j = 1 ; j < 6 ; j++)
     424        {
     425            proc[p]->p_irq[j]               (signal_false);
     426        }
     427    }
     428
     429    std::cout << "  - Processors connected" << std::endl;
     430
     431    // XICU
     432    xicu->p_clk                         (this->p_clk);
     433    xicu->p_resetn                      (this->p_resetn);
     434    xicu->p_vci                         (signal_vci_tgt_d_xicu);
     435    for ( size_t p=0 ; p<nb_procs ; p++)
     436    {
     437        xicu->p_irq[p]                  (signal_proc_it[p]);
     438    }
     439    for ( size_t i=0 ; i<32 ; i++)
     440    {
     441        if ( io ) // I/O cluster
     442        {
     443            if      (i < 8)                  xicu->p_hwi[i] (signal_false);
     444            else if (i < (8 + nb_dmas))      xicu->p_hwi[i]     (signal_irq_mdma[i-8]);
     445            else if (i < 16)                 xicu->p_hwi[i] (signal_false);
     446            else if (i < (16 + nb_ttys))     xicu->p_hwi[i] (signal_irq_mtty[i-16]);
     447            else if (i < 31)                 xicu->p_hwi[i]     (signal_false);
     448            else                             xicu->p_hwi[i] (signal_irq_bdev);
     449        }
     450        else      // other clusters
     451        {
     452            if      (i < 8)                  xicu->p_hwi[i] (signal_false);
     453            else if (i < (8 + nb_dmas))      xicu->p_hwi[i]     (signal_irq_mdma[i-8]);
     454            else                             xicu->p_hwi[i]     (signal_false);
     455        }
     456    }
     457
     458    std::cout << "  - XICU connected" << std::endl;
     459
     460    // MEMC
     461    memc->p_clk                         (this->p_clk);
     462    memc->p_resetn                      (this->p_resetn);
     463    memc->p_vci_ixr                     (signal_vci_xram);
     464    memc->p_vci_tgt                     (signal_vci_tgt_d_memc);
     465    memc->p_vci_ini                     (signal_vci_ini_c_memc);
     466    memc->p_vci_tgt_cleanup             (signal_vci_tgt_c_memc);
     467
     468    std::cout << "  - MEMC connected" << std::endl;
     469
     470    // XRAM
     471    xram->p_clk                         (this->p_clk);
     472    xram->p_resetn                      (this->p_resetn);
     473    xram->p_vci                                 (signal_vci_xram);
     474
     475    std::cout << "  - XRAM connected" << std::endl;
     476
     477    // CDMA
     478    mdma->p_clk                         (this->p_clk);
     479    mdma->p_resetn                      (this->p_resetn);
     480    mdma->p_vci_target                  (signal_vci_tgt_d_mdma);
     481    mdma->p_vci_initiator               (signal_vci_ini_d_mdma);
     482    for (size_t i=0 ; i<nb_dmas ; i++)
     483    {
     484        mdma->p_irq[i]                  (signal_irq_mdma[i]);
     485    }
     486
     487    std::cout << "  - MDMA connected" << std::endl;
     488
     489         // Components in I/O cluster
     490
     491         if ( io )
     492         {
     493        // BDEV           
     494             bdev->p_clk                        (this->p_clk);
     495        bdev->p_resetn                          (this->p_resetn);
     496        bdev->p_irq                             (signal_irq_bdev);
     497        bdev->p_vci_target                      (signal_vci_tgt_d_bdev);
     498        bdev->p_vci_initiator                   (signal_vci_ini_d_bdev);
     499
     500        std::cout << "  - BDEV connected" << std::endl;
     501
     502        // FBUF
     503        fbuf->p_clk                             (this->p_clk);
     504        fbuf->p_resetn                          (this->p_resetn);
     505        fbuf->p_vci                             (signal_vci_tgt_d_fbuf);
     506
     507        std::cout << "  - FBUF connected" << std::endl;
     508
     509        // BROM
     510        brom->p_clk                             (this->p_clk);
     511        brom->p_resetn                          (this->p_resetn);
     512        brom->p_vci                             (signal_vci_tgt_d_brom);
     513
     514        std::cout << "  - BROM connected" << std::endl;
     515
     516        // MTTY
     517        mtty->p_clk                             (this->p_clk);
     518        mtty->p_resetn                          (this->p_resetn);
     519        mtty->p_vci                             (signal_vci_tgt_d_mtty);
     520        for ( size_t i=0 ; i<nb_ttys ; i++ )
     521        {
     522            mtty->p_irq[i]                      (signal_irq_mtty[i]);
     523        }
     524
     525        std::cout << "  - MTTY connected" << std::endl;
     526   }
     527} // end constructor
    476528
    477529///////////////////////////////////////////////////////////////////////////
     
    479531///////////////////////////////////////////////////////////////////////////
    480532template<typename vci_param, typename iss_t, int cmd_width, int rsp_width>
    481    TsarV4ClusterMmu<vci_param, iss_t, cmd_width, rsp_width>::~TsarV4ClusterMmu() {}
     533TsarV4ClusterMmu<vci_param, iss_t, cmd_width, rsp_width>::~TsarV4ClusterMmu() {}
    482534
    483535}
Note: See TracChangeset for help on using the changeset viewer.